Peraturan mengenai tugas 4 Presentasi tugas 4 Peraturan mengenai tugas 4
Spesifikasi tugas 4 Perancangan rangkaian sekuensial (counter, register geser) Menggunakan FPGA dan software Xilinx ISE Hardware dirancang menggunakan schematic diagram Masing-masing kelompok merancang sesuai dengan spec masing-masing
Alur perancangan Perancangan rangkaian di atas kertas --> tabel kebanaran dan timing diagram Rangkaian dirancang menggunakan schematic diagram Rangkaian disimulasikan dengan ISE simulator Dari simulator, diamati kerja rangkaian, sudah sesuai yang diinginkan atau tidak Jika rangkaian sudah sesuai yang diinginkan, terapkan rangkaian ke FPGA
Apa saja yang dipresentasikan Gambar rangkaian realisasi Tabel kebenaran rangkaian yang dirancang Hasil simulasi rangkaian pada ISE sim Jika simulasi OK, kelompok bisa menerapkan rangkaiannya ke dalam FPGA Hasil kompilasi sebelum download ke FPGA, mencakup: Kecepatan max rangkaian Jumlah gerbang