interrupts Sri Koriaty, S.kom

Slides:



Advertisements
Presentasi serupa
Pertemuan 6 (Organisasi Input/Output)
Advertisements

PERTEMUAN II BUS-BUS SISTEM.
I/O Device and I/O Module
Struktur CPU Organisasi Komputer TATA SUMITRA M.KOM HP
Sistem Input/output (I/O)
Organisasi dan Arsitektur Komputer
Organisasi Komputer : Struktur dan Fungsi Komputer 2
Arsitektur & Organisasi Komputer BAB IIi STRUKTUR CPU Oleh : Widyanto, MM.,M.Kom Apr-17 Arsitektur & Organisasi Komputer.
FUNGSI DAN KOMPONEN UTAMA CPU
NAMA KELOMPOK NPM  ANDRIANA RESTIASARI  JULAEHA  JEN RETNO ERYANI DOSEN PEMBIMBING : NAHOT FRASTIAN UNIVERSITAS.
Pertemuan 3 Arsitektur Komputer II
Organisasi dan Arsitektur Komputer
Struktur CPU By Serdiwansyah N. A..
Organisai dan arsitektur komputer
SISTEM KOMPUTER STRUKTUR CPU NI KETUT ESATI, S.Si.
BAB 3 Struktur CPU.
Pertemuan IV (Empat) Yani Sugiyani
PERTEMUAN KE-2 PERKULIAHAN SISTEM OPERASI
Organisasi dan Arsitektur Komputer
Organisasi dan Arsitektur Komputer
Arsitektur dan Organisasi Komputer
Arsitektur Komputer STRUKTUR FUNGSI CPU.
© 2009 Fakultas Teknologi Informasi Universitas Budi Luhur Jl. Ciledug Raya Petukangan Utara Jakarta Selatan Website:
Sistem Operasi Pertemuan 6.
Sistem Operasi UPN Veteran Surabaya 2012.
Richki Hardi, S.T.,M.Eng. Pertemuan V - VI. MODUL DAN FUNGSI MODUL I/O Modul I/O :  Interface ke prosessor dan memori melalui sistem bus atau perpindahan.
Arsitektur & organisasi computer Input & Output
I/O ( Input Output ).
Sistem Input/output (I/O)
Arsitektur & Organisasi Komputer BAB IIi STRUKTUR CPU Oleh : Bambang Supeno, ST., MT. Sep-17 Arsitektur & Organisasi Komputer.
Interupsi dan Chip 8259.
Komponen CPU (2) ALU,I/O Interconnection & Interupsi
INTERUPSI.
ORGANISASI dan ARSITEKTUR KOMPUTER Input/Output
ORGANISASI dan ARSITEKTUR KOMPUTER
Organisasi dan Arsitektur Komputer
Pertemuan 4 STRUKTUR CPU Author: LINDA NORHAN, ST.
Organisasi dan Arsitektur Komputer
Struktur CPU.
Pertemuan 2 Organisasi Komputer II
BAYU PRATAMA NUGROHO, S.Kom, M.T
Abdul Wahid STRUKTUR CPU JURUSAN TEKNIK INFORMATIKA
SISTEM OPERASI PERTEMUAN VI.
Oleh : Devie Rosa Anamisa
Operasi Input Output (I/O)
Pengantar Organisasi Komputer
Organisasi dan Arsitektur Komputer
Struktur CPU PERTEMUAN 3 Bambang Irawan S.Kom;M.Kom.
Arsitektur dan Organisasi Komputer
Bab 3.2. Unit Masukan dan Keluaran
ORGANISASI & ARSITEKTUR KOMPUTER
m e m o r i Sri Koriaty, S.kom.,M.Pd
SISTEM OPERASI PERTEMUAN VI.
Komponen & fungsi komputer
PERTEMUAN BUS-BUS SISTEM.
Pertemuan ke - 6 Organisasi Komputer
Pertemuan 4 Central Processing Unit
ORGANISASI & ARSITEKTUR KOMPUTER
struktur cpu Sri Koriaty, S.kom
DOSEN PENGAMPU :SOEGIARTO, M.KOM,
ARSITEKTUR & ORGANISASI KOMPUTER
TEKNIK KOMPILASI PERTEMUAN VI.
ORGANISASI DAN ARSITEKTUR KOMPUTER
ARSITEKTUR KOMPUTER Komponen dan Interkoneksi
Struktur CPU.
Struktur CPU.
Universitas Trunojoyo
Jurusan Teknik Elektro Fakultas Teknik UNIVERSITAS HASANUDDIN Makassar
Lanjutan STRUKTUR KOMPUTER
Struktur CPU.
Transcript presentasi:

interrupts Sri Koriaty, S.kom PENDIDIKAN TEKNOLOGI INFORMASI DAN KOMPUTER STKIP – PGRI PONTIANAK

Secara umum Interrup dapat didefinisikan sebagai proses penangguhan/idle selama proses instruksi yang lainnya sedang berlangsung. Tujuan Interrup pengeksekusian routine instruksi agar efektif dan efisien antar CPU dan modul – modul I/O maupun memori. Proses interrup Saat modul telah selesai menjalankan tugasnya dan siap menerima tugas berikutnya, maka modul ini akan mengirimkan permintaan interupsi ke prosesor

Kelas sinyal interupsi Program yaitu interupsi yang dibankitkan dengn beberapa kondisi yang terjadi pada hasil eksekusi progam. Timer Adalah interupsi yang dibangkitkan pewaktuan dalam prosessor, dimana sinyal ini memungkinkn sistem operasi menjalanjan fungsi tertentu secara reguler. I/O meupkan siyal inerupsi yang dibagkitka oleh modul I/O sehubungan pemberitahuan kondisi error dan penyelesaian suatu operasi. Hardware Failure adalah interupsi yang dibangkitkan leh kegagalan daya atau kesalahan paritas mmori..

Siklus eksekusi oleh prosesor dengan adanya fungsi interupsi Ketrangan : Pada siklus interrupts , prosessor memeriksa apakah telah terjadi interrupts yang diidikasikan oleh adanya sinyal interrupts. Bila tidak ada interrupts yang ditangguhnkan maka akan memprosesnya ke siklus fatch dan mngambil interupsi selanjutnya.

Multiple Interrupts – Sequential ( Pengolahan Interupsi Berurutan ) Keterangan : Menolak atau tidak mengizinkan interupsi lain saat suatu interupsi ditangani prosesor. Setelah prosessor selesai menangni suatu interupsi maka interupsi lain baru ditangani.

Multiple Interrupts – Nested ( Pengolahan Interupsi Bersarang) Keterangan : Interrupts Hadler mengizinkan interupsi prioritas lebih tinggi ditangani terlebih dahulu