Petunjuk Pengerjaan Proyek Akhir Teknik Digital

Slides:



Advertisements
Presentasi serupa
Counter & Register Minggu 8.
Advertisements

Rangkaian Logika Sekuensi
RANGKAIAN SEKUENSIAL.
Sistem Input/output (I/O)
PERTEMUAN MINGGU KE-11 SISTEM INPUT / OUTPUT.
PERTEMUAN MINGGU KE-11 SISTEM INPUT / OUTPUT OLEH SARI NY.
Introduksi PLC Februari 2006 by Usman Effendi.
PROGRAMMABLE PERIPHERAL INTERFACE (PPI) 8255
IX. RANGKAIAN LOGIKA KOMBINASIONAL
I/O Device and I/O Module
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
Organisasi dan Arsitektur Komputer
Organisasi dan Arsitektur Komputer
RANGKAIAN LOGIKA KOMBINASIONAL
OUTPUT FORMING LOGIC (OFL)
Sistem Pengolahan Data Komputer bag.1
NON DETERMINISTIC FINITE AUTOMATA DENGAN ε - MOVE
Shift Register Chapter 19
“HALF ADDER DAN FULL ADDER”
X. RANGKAIAN LOGIKA KOMBINASIONAL
Tugas XTKJ 2 Ahmad Marzuki (02) X TKJ 2.
Sistem komputer.
Rangkaian Kombinasional Dasar
Pengantar Arsitektur Organisasi Komputer
PERTEMUAN 10 RANGKAIAN SEKUENSIAL
Sistem Input/output (I/O)
Struktur Sistem Komputer
I/O Device and I/O Module
Mikroprosesor dan Perangkat Pendukungnya
ADC (ANALOG TO DIGITAL CONVERTER)
Pengelolaan Sistem Informasi
Pemrograman Devais FPGA (Field Programmable Gate Array)
PERTEMUAN 6 ARITMATIKA BINER
PERTEMUAN MINGGU KE-11 SISTEM INPUT / OUTPUT.
PENGANTAR TEKNOLOGI KOMPUTER & INFORMASI – A
Organisasi dan Arsitektur Komputer
Sistem Pengolahan Data Komputer
Unit Masukan dan Keluaran
Praktikum Sistem Tenaga Listrik
Aplikasi Flip-Flop #10 Teknik Digital (IF) 2015.
Aplikasi Decoder Encoder Multiflextor Demultiflextor Half & Full Adder
Transfer Register dan Mikrooperasi
SIRKUIT ARITMATIKA.
Peraturan mengenai tugas 4
Struktur Sistem Komputer
Struktur dan fungsi pengolahan data
Peraturan mengenai tugas 3
TEKNIK DIGITAL PENCACAH.
TEKNIK DIGITAL REGISTER.
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST., M.ENG
FLIP FLOP Dibuat Oleh : Faqih Umir Al Barra ( )
Praktikum TEKNIK DIGITAL MODUL 2
BAB V CENTRAL PROCESSING UNIT
Aritmatika Digital Penjumlah Paro (Half Adder)
FPGA sejarah.
Praktikum TEKNIK DIGITAL MODUL 1
Struktur Sistem Komputer
Fungsi-fungsi IC Digital: Kombinasi
I/O Device and I/O Module
KONSEP DASAR SISTEM KOMPUTER
PERTEMUAN INPUT OUTPUT.
RANGKAIAN DIGITAL ENCODER & Decoder.
OPERASI Arithmatika dan logika
Rangkaian Kombinasional
MATAKULIAH SISTEM DIGITAL PERTEMUAN V RANGKAIAN ARITMATIK
I/O Device and I/O Module
Mata Kuliah Teknik Digital
SISTEM KONTROL ROBOTIK
Rangkaian Multiplekser, Dekoder, Register. Rangkaian Multiplekser Multiplexer adalah suatu rangkaian yang mempunyai banyak input dan hanya mempunyai satu.
DIAGRAM WAKTU Cara anilisis respons output terhadap kombinasi input- inputnya pada periode waktu tertentu, Karena dalam rangkaian logika sering terjadi.
Transcript presentasi:

Petunjuk Pengerjaan Proyek Akhir Teknik Digital you can access this module at anbarsanti.staff.telkomuniversity.ac.id Petunjuk Pengerjaan Proyek Akhir Teknik Digital 15 Tel-03 15 Tel-04 15 Tel-05

Spesifikasi Vending Machine you can access this module at anbarsanti.staff.telkomuniversity.ac.id Spesifikasi Vending Machine Anda bekerja di satu-satunya perusahaan design chip di Indonesia. Perusahaan anda mendapatkan proyek dari sebuah produsen minuman untuk mendesign chip controller yang khusus diproduksi untuk membuat sebuah Vending Machine. Design IC harus selesai dalam waktu tiga minggu. Jika tidak selesai dalam jangka waktu tersebut, produsen akan memesan dari perusahaan luar negeri. Proyek ini sangat penting untuk keberlangsungan keuangan dan nama baik perusahaan anda. Spesifikasi Vending Machine yang dipesan adalah sebagai berikut : Menerima input uang kertas 1000, 2000, 5000, 10.000 rupiah, selain itu tidak terbaca Mampu menghitung jumlah input uang kertas dan mengeluarkan uang kembalian Menyediakan 4 jenis minuman : Air Putih (1000), Teh (2000), Kopi (5000), Cola (7000). Stock minuman dan uang kembalian selalu tersedia. Boleh menambahkan input dan output sesuai kebutuhan (tombol tambahan, display, dll)

Jadwal Pengerjaan Milestone yang harus selesai dalam setiap minggu : you can access this module at anbarsanti.staff.telkomuniversity.ac.id Jadwal Pengerjaan Milestone yang harus selesai dalam setiap minggu : Minggu 1 = State Diagram dan State Table = Minimization Tel-04 = Senin 22 Mei 8.30-16.30 di 104 Tel-03 = Jumat 26 Mei 8.30 Minggu 2 = Rangkaian Adder dan Subtractor yang berjalan baik pada Quartus (Sudah disimulasikan) = Membuat rangkaian state pada Quartus Minggu 3 = Presentasi proyek akhir, seluruh rangkaian telah disimulasikan = Penyerahan laporan Setiap minggu anda wajib mempresentasikan progress kerja tim anda kepada produsen minuman dengan waktu 10 menit

Laporan Laporan Proyek Akhir : Pendahuluan Dasar Teori you can access this module at anbarsanti.staff.telkomuniversity.ac.id Laporan Laporan Proyek Akhir : Pendahuluan Pembagian tugas setiap anggota kelompok Dasar Teori Perancangan Sistem Hasil Pengujian dan Analisis Kesimpulan Format laporan dapat diakses di anbarsanti.staff.telkomuniversity.ac.id. Maksimal 6 lembar.

you can access this module at anbarsanti.staff.telkomuniversity.ac.id Presentasi Waktu dan tempat presentasi adalah Kamis 8 Juni, 08.00-13.30 di ruang kelas 103. Jadwal presentasi adalah sbb : Kerjakan proyek jauh hari sebelumnya agar saat hari H sudah benar-benar siap.

Langkah-langkah Membuat Vending Machine you can access this module at anbarsanti.staff.telkomuniversity.ac.id Langkah-langkah Membuat Vending Machine Full Adder 1 bit Adder dan Subtractor 4 bit Rangkaian State (Register) Multiplexer 2x1 dan 4x1 Datapath Menggabungkan Rangkaian State dan Datapath

1. Full Adder 1 bit Rangkaian full adder 1 bit dibuat pada Quartus you can access this module at anbarsanti.staff.telkomuniversity.ac.id 1. Full Adder 1 bit Rangkaian full adder 1 bit dibuat pada Quartus Kompilasi sampai tanpa error. Lakukan simulasi untuk menguji apakah hasilnya sudah benar. Hasil benar jika S dan Ci+1 adalah hasil penjumlahan dari A, B, dan Ci. Jika hasil simulasi belum benar, lakukan perbaikan pada rangkaian atau pada kombinasi nilai input sampai benar hasilnya.

2. Adder dan Subtractor Rangkaian full adder 1 bit you can access this module at anbarsanti.staff.telkomuniversity.ac.id 2. Adder dan Subtractor Rangkaian full adder 1 bit dijadikan blok untuk membuat rangkaian adder dan subtractor 4 bit pada Quartus. Rangkaian dapat diakses di http://anbarsanti.staff.telkomuniversity.ac.id/teknik-digital-20162017-sem-2-akatel/adder-substractor/ Kompilasi sampai tanpa error. Lakukan simulasi untuk menguji apakah hasilnya sudah benar. Hasil benar jika saat Mode = 0, dilakukan proses penjumlahan, saat Mode = 1 dilakukan proses pengurangan. Hasil pada S dan Cout harus benar Jika hasil simulasi belum benar, lakukan perbaikan pada rangkaian atau pada kombinasi nilai input sampai benar hasilnya.

Tambahkan input PRESET di State pertama dan saat simulasi, assign selalu PRESET dgn nilai 1 3. Rangkaian State Rangkaian state dibuat pada Quartus sesuai state table yang sudah dibuat sebelumnya. (Di samping ini adalah contoh rangkaian untuk 2 state) Kompilasi sampai tanpa error. Lakukan simulasi timing untuk menguji apakah hasilnya sudah benar. Hasil simulasi benar jika state berpindah sesuai dengan input yang diberikan beberapa saat setelah positive edge triggered (panah orange). State A diberi input x=1 pindah ke state B, state B diberi input x=1 tetap di state B, state B diberi input x=0 pindah ke state A, state A diberi input x=0 tetap di state A. X=1 A B X=0 you can access this module at anbarsanti.staff.telkomuniversity.ac.id

4. Multiplexer Mux4to1 Mux2to1 Rangkaian Multiplexer 2x1 dan 4x1 dibuat pada Quartus, dapat dengan vhdl. Kompilasi sampai tanpa error. Lakukan simulasi dan perbaikan sampai benar hasilnya. Mux2to1 you can access this module at anbarsanti.staff.telkomuniversity.ac.id

5. Datapath 1011 (10ribu) 0000 (1ribu) 0010 (2ribu) 0101 (5ribu) Datapath adalah rangkaian yang khusus menangani data. Pada vending machine, datapath melakukan penjumlahan uang input dan perhi- tungan uang kembalian. Datapath terdiri dari adder dan subtractor, namun kita harus merancang agar datapath dapat memilih data yang masuk ke adder/subtractor sesuai input user dengan menggunakan multiplexer. Datapath kurang lebih seperti di samping ini. Lakukan modifikasi jika dibutuhkan. 1011 (10ribu) 0000 (1ribu) 0010 (2ribu) 0101 (5ribu) 0001 (aqua) 0101 (kopi) 0010 (teh) 0111 (cola) Mux4x1(1) 00 01 10 11 Mux4x1(2) 00 01 10 11 Uang Minuman 0 1 Mux2x1(1) 0 1 Mux2x1(2) A B Adder/Sub S Storage (DFF) Mode Preset/ CLK you can access this module at anbarsanti.staff.telkomuniversity.ac.id

5. Datapath –cont. 1011 (10ribu) 0000 (1ribu) 0010 (2ribu) Saat user menginputkan uang pertama, selection Mux2x1(1)=0, selection Mux2x1(2)=0, Mode Adder.Sub = 1. Storage non-aktif. Saat user menginputkan uang kedua,datapath menghitung uang. Selection Mux2x1(1)=0, selection Mux2x1(2)=1, Mode Adder.Sub = 0. Storage aktif saat menambahkan uang sekarang dgn uang sebelumnya. Storage non-aktif setelah uang telah ditambahkan. Setelah user memilih minuman, datapath menghitung kembalian. Selection Mux2x1(2) = 1, selection Mux2x1(1)=1, Mode Adder.Sub = 1. Storage masih menyimpan total jumlah uang, Adder/Sub mengurangi jumlah uang dengan pilihan minuman. Lakukan modifikasi jika dibutuhkan. 1011 (10ribu) 0000 (1ribu) 0010 (2ribu) 0101 (5ribu) 0001 (aqua) 0101 (kopi) 0010 (teh) 0111 (cola) Mux4x1(1) 00 01 10 11 Mux4x1(2) 00 01 10 11 Uang Minuman 0 1 Mux2x1(1) 0 1 Mux2x1(2) A B Adder/Sub S Storage (DFF) Mode Preset/ CLK you can access this module at anbarsanti.staff.telkomuniversity.ac.id

6. Menggabungkan Rangkaian State dan Datapath Datapath yang bertugas menghitung total input uang dan menghitung kembalian dikendalikan melalui sinyal kendali dari rangkaian state. Tombol-tombol Rangkaian State Datapath Ada input uang Input uang Ada pilihan minuman Pilihan minuman Control signal you can access this module at anbarsanti.staff.telkomuniversity.ac.id

Terima Kasih. Lakukan dengan tekun dan sepenuh kemampuan Terima Kasih. Lakukan dengan tekun dan sepenuh kemampuan. Semoga sukses  Wassalamualaikum wr wb.. you can access this module at anbarsanti.staff.telkomuniversity.ac.id