Mata Kuliah Teknik Digital

Slides:



Advertisements
Presentasi serupa
TEKNIK ELEKTRONIKA ANALOG DAN DIGITAL
Advertisements

Gerbang Logika By : Ramdani, S.Kom.
Pertemuan 12 : Level Logika Digital
Rangkaian Digital Kombinatorial
RANGKAIAN KOMBINASIONAL
Jurusan Teknik Elektro Fakultas Teknik UNTIRTA
IX. RANGKAIAN LOGIKA KOMBINASIONAL
Pertemuan 12 : Level Logika Digital
RANGKAIAN LOGIKA KOMBINASIONAL
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
RANGKAIAN LOGIKA KOMBINASIONAL
ALJABAR BOOLEAN/ ALJABAR LOGIKA
TEK 2524 Organisasi Komputer
PERTEMUAN MINGGU KE-2 LEVEL GATE.
“HALF ADDER DAN FULL ADDER”
X. RANGKAIAN LOGIKA KOMBINASIONAL
Kuliah 3 TKE 321 R. Arief Setyawan, ST. MT.
ARITHMATIC LOGICAL UNIT (ALU)
Rangkaian Kombinasional Dasar
ALJABAR BOOLE Aljabar boole diperkenalkan ( pada abad 19 oleh George Boole) sebagai suatu sistem untuk menganalisis secara matematis mengenai logika. Aljabar.
SISTEM SANDI (KODE) Pada mesin digital, baik instruksi (perintah) maupun informasi (data) diolah dalam bentuk biner. Karena mesin digital hanya dapat ‘memahami’
SISTEM DIGITAL PENDAHULUAN Minggu 1.
Pemrograman Devais FPGA (Field Programmable Gate Array)
PERTEMUAN 6 ARITMATIKA BINER
PERTEMUAN 4 METODE PETA KARNAUGH
PENGANTAR TEKNOLOGI KOMPUTER & INFORMASI – A
Elektronika Digital 1 MAE 4203
SUM OF PRODUCT, PRODUCT OF SUM DAN RANGKAIAN ARITMATIKA
SEKOLAH TINGGI TEKNOLOGI TELEMATIKA TELKOM
Dasar-dasar Rangkaian Logika Digital
TEKNIK DIGITAL.
Mata Kuliah Dasar Teknik Digital TKE 113
XXII. MEMORY DAN PROGRAMMABLE LOGIC
Peta Karnaugh.
PERTEMUAN 3 GERBANG LOGIKA
PERTEMUAN 9 RANGKAIAN KOMBINASIONAL
GERBANG LOGIKA DAN ALJABAR BOOLE
GERBANG LOGIKA DAN ALJABAR BOOLEAN
ARITHMATIC LOGICAL UNIT (ALU)
Dasar-dasar Rangkaian Logika Digital
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
Aplikasi Decoder Encoder Multiflextor Demultiflextor Half & Full Adder
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
Transfer Register dan Mikrooperasi
SIRKUIT ARITMATIKA.
MATA KULIAH TEKNIK DIGITAL
Oleh : SHOFFIN NAHWA UTAMA, M.T
Pemrograman Devais FPGA
PERTEMUAN MINGGU KE-2 LEVEL GATE.
Mata Kuliah Dasar Teknik Digital TKE 113
ARITHMATIC LOGICAL UNIT (ALU)
Rangkaian Kombinasional Terpadu
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST., M.ENG
Aritmatika Digital Penjumlah Paro (Half Adder)
BINARY DECODING Engkonversi sebuah n-bit code biner kedalam sebuah sinyal diskrit/1 (satu) output yang aktif (low/high) Syarat perancangan sebuah Dekoder.
GERBANG LOGIKA DAN ALJABAR BOOLE
SEKOLAH TINGGI TEKNOLOGI TELEMATIKA TELKOM
Fungsi-fungsi IC Digital: Kombinasi
Organisasi Bus Prosesor
Mata Kuliah Teknik Digital
1. MEMAHAMI KONSEP GERBANG LOGIKA
Perancangan rangkaian logika:
GERBANG LOGIKA Alat-alat elektronik digital tersusun dari rangkaian
RANGKAIAN DIGITAL ENCODER & Decoder.
PENYEDERHANAAN FUNGSI BOOLE
Rangkaian Kombinasional
MSI = Medium Scale Integration
PERTEMUAN MINGGU KE-2 LEVEL GATE.
SISTEM KOMPUTER ARITHMATIC LOGICAL UNIT (ALU) ARITHMATIC LOGIC UNIT 1. ARITHMATIC LOGIC YANG MENCAKUP : Adder (Penambahan) Subtracter (Pengurangan)
PERTEMUAN MINGGU KE-2 LEVEL GATE.
Transcript presentasi:

Mata Kuliah Teknik Digital 5. RANGKAIAN KOMBINASI

Perancangan rangkaian logika: ada uraian verbal tentang apa yang hendak direalisasikan Langkah: tetapkan kebutuhan masukan dan keluaran dan namai susun tabel kebenaran menyatakan hubungan masukan dan keluaran yang diinginkan rumuskan keluaran sebagai fungsi masukan sederhanakan fungsi keluaran tesebut gambarkan diagram rangkaian logikanya sesuaikan rangkaian ini dengan kendala: jumlah gerbang dan jenisnya yang tersedia cacah masukan setiap gerbang waktu tunda (waktu perambatan) interkoneksi antar bagian-bagian rangkaian kemampuan setiap gerbang untuk mencatu (drive) gerbang berikutnya (fan out). Harga rangkaian logika: cacah gerbang dan cacah masukan keseluruhannya

Waktu Tunda + Harga rangkaian: diagram pohon f =  m(2,3,7,8,9,12)

REALISASI sukumin AND-OR 2 Tingkat Harga: 5 gerbang 16 masukan OR-AND 3Tingkat Harga: 5 gerbang 12 masukan

REALISASI sukumaks (a) ( b) a b d OR-AND 2 Tingkat AND-OR 3 Tingkat c f (a) ( b) OR-AND 2 Tingkat Harga: 5 gerbang 14 masukan AND-OR 3 Tingkat Harga: 7 gerbang 16 masukan

Diagram Pohon 2 Tingkat

Diagram Pohon 3 Tingkat

Penjumlah Paruh (Half Adder) x y Sh Ch 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1

Penjumlah Penuh (Full Adder) x y z Sf Cf 00 01 11 10 0 0 0 0 0 1 0 0 1 1 0 0 1 0 Sf 0 1 1 0 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 Cf xy z

Rangkaian Penjumlah Penuh

Pengurang (Subtractor) x y Dh Bh z Df Bf 1 Paruh Penuh

Rangkaian Pengurang Penuh

Pengubah Kode: BCD-ke-XS3 Desi-mal BCD A B C D XS-3 P Q R S 0 0 0 0 0 0 1 1 1 0 0 0 1 0 1 0 0 2 0 0 1 0 0 1 0 1 3 0 1 1 0 4 0 1 1 1 5 1 0 0 0 6 1 0 0 1 7 1 0 1 0 8 1 0 1 1 9 1 1 0 0

Peta pengubah kode BCD-ke-XS3 00 01 11 10 x 1 ab ab cd cd ab ab 00 01 11 10 1 x X cd cd

Pengubah Kode: BCD-ke-LED 7segmen f g a Desimal BCD LED 7-segmen A B C D a b c d e f g 0 0 0 0 0 1 1 1 1 1 1 0 1 0 0 0 1 0 1 1 0 0 0 0 2 0 0 1 0 1 1 0 1 1 0 1 3 0 0 1 1 1 1 1 1 0 0 1 4 0 1 0 0 0 1 1 0 0 1 1 5 0 1 0 1 1 0 1 1 0 1 1 6 0 1 1 0 0 0 1 1 1 1 1 7 0 1 1 1 1 1 1 0 0 0 0 8 1 0 0 0 1 1 1 1 1 1 1 9 1 0 0 1 1 1 1 0 0 1 1 10,11 1 0 1 x 0 0 0 0 0 0 0 12,13, 14,15 1 1 x x 0 0 0 0 0 0 0 (b)

Pengubah BCD-ke-LED 7 segmen 2 7 3 AB CD 5 2 9 1 3 4 AB CD AB CD 00 01 11 10   1 a b c 2 7 8 AB CD AB CD AB CD 5 6 9 6 5 e d f 8 AB CD 2 9 6 g (c)

Pengubah BCD-ke-LED 7 segmen

Pengubah BCD-ke-LED 7 segmen f 1 = ABD A B D C 2 = ABC b 4 =ACD c a CD d g e 3 =ACD 6 =ACD 5 =BCD 7 =ABD 8 =ABC 9 = ABC

MULTIPLEXER = Data Selector Memilih 1 dari 2n masukan A B Z 0 0 I0 0 0 I1 0 0 I2 0 0 I3 Z I0 I1 I2 I3 A B 00 01 10 11

Contoh aplikasi Multiplexer (MUX) Merealisasikan fungsi Z dengan tabel kebenaran berikut ini dengan menggunakan MUX 4x1. a b c Z 0 0 0 1 0 0 0 0

Decoder = demultiplexer (binary-to-decimal decoder) Mengaktifkan salah satu dan hanya salah satu dari keluaran, keluaran ke n, n= nomor sukumin yang dibentuk masukan pemilih. Inverting : keluaran aktif = 0 : zi = mi Non-inverting : keluaran aktif = 1 : zi = mi Contoh: dekoder keluaran dibalik 3 x 8 dengan pemilih A, B, dan C. A Z0 B Z1 C Z2 Z3 Z4 Z5 Z6 Z7 A B C Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z7 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0

ROM (Read Only Memory) Fk= mi Merealisasikan fungsi keluaran ganda dengan masukan ganda (MIMO) Masukan= dekoder Keluaran= matriks OR Decoder 3 x 8 m7 = a b c m6 = a b c A l a m t b c m0 = a b c m1 = a b c m2 = a b c m3 = a b c m4 = a b c m5 = a b c Kata Data f2 f0 f1 f3 (a) Fk= mi

Simbol ROM disederhanakan Decoder 3 x 8 f2 f0 f1 f3 (b) a b c m0 m1 m2 m3 m4 m5 m6 m7

PLA (Programmed Logic Array) dan PAL (Programmable Array Logic) Perbedaan PLA dan ROM pada masukan PLA: Masukannya matriks AND, hanya sukumin yang dibutuhkan yang direalisasikan ROM: Masukannya Dekoder, semua sukumin direalisasikan

Realisasi PLA ab ac b bc ac b c a

PAL Perbedaan PAL dan PLA pada keluarannya: PLA: matriks OR keluaran dapat diprogram PLA: matriks OR terhubung tetap (tak dapat diprogram) PLA dan PAL: matriks AND masukannya dapat diprogram

Realisasi PAL c b a