:: REGISTER & COUNTER :: TEORI, IMPLEMENTASI & APLIKASI [ ] :: REGISTER & COUNTER :: TEORI, IMPLEMENTASI & APLIKASI 10/11/2018

REGISTER Merupakan kumpulan dari rangkaian / elemen memori yang digunakan untuk menyimpan informasi biner, register yang lebih komplek juga memodifikasi informasi, mis : counter, shift register. Register sangat diperlukan dalam sistem uP, untuk menyimpan semua informasi yang dioperasikan oleh sistem. Shift register mengijinkan penggeseran dari data yang tersimpan ke kiri atau ke kanan. 10/11/2018

REGISTER 1 Register Buffer Menyimpan kumpulan bit X pada setiap tepi positif clock Tidak ada kontrol untuk mengendalikan kapan menyimpan dan kapan tidak. 1 1 1 1 10/11/2018

REGISTER 1 Register Buffer Terkendali Ketika LOAD=1, mk kumpulan bit X disimpan pada setiap tepi positif clock. 1 LOAD=1 1 1 1 1 1 10/11/2018

REGISTER 1 Register Buffer Terkendali Ketika LOAD=0, maka isi dari buffer akan diumpan balikkan untuk kembali disimpan 1 1 LOAD=0 1 1 1 1 10/11/2018

REGISTER Register Geser Register akan memindahkan bit yang tersimpan ke kiri setiap tepi positif clock (1) Dan tidak terjadi perpindahan bit pada tepi negatif clock (0) 1 1 1 1 1 1 1 1 10/11/2018

REGISTER 1 Register Geser Terkendali Ketika SHL=0, maka isi register diumpanbalikan untuk disimpan kembali pada tepi positif clock. 1 SHL=0 1 Din 1 1 1 1 10/11/2018

REGISTER 1 Register Geser Terkendali Ketika SHL=1, maka isi register digeser kekiri pada tepi positif clock. SHL=1 1 1 Din 1 1 1 1 10/11/2018

Counter dibangun dengan flip-flop JK Register yang mampu menghitung jumlah pulsa detak yang masuk melalui masukan. Counter dibangun dengan flip-flop JK Dengan masukan J dan K terpasang tinggi, maka setiap flip-flop akan mengalami togel ketika masukan detak menerima tepi negatif pulsa. 10/11/2018

COUNTER Register yang mampu menghitung jumlah pulsa tepi negatif yang masuk. Flip-flop 1 mengalami togel pada setiap tepi negatif clock Flip-flop 2 mengalami togel pada setiap Q0 berubah dari 1 ke 0 1 1 1 1 1 High 1 1 Q3 1 J Q2 J Q1 J Qo J 1 1 K K K K 10/11/2018

COUNTER TERKENDALI Register yang mampu menghitung jumlah pulsa tepi negatif yang masuk dengan sebuah pengendali COUNT Jika COUNT = 1, maka Counter Berjalan Jika COUNT = 0, maka Counter Diam 1 1 1 1 1 COUNT 1 1 Q3 1 J Q2 J Q1 J Qo J 1 1 1 K K K K 10/11/2018

COUNTER Diagram pewaktuan Misal : Frek Clock = F1 Frek Q0 = F1 / 2 CLK Qo Q1 Q2 Q3 10/11/2018

Hal ini menjadi terlalu terlambat untuk beberapa pemakaian. COUNTER SINKRON Bila bit pindahan merambat melalui deretan n buah flip-flop, maka waktu tunda propagasi total yang dialami adalah ntp. Hal ini menjadi terlalu terlambat untuk beberapa pemakaian. Maka solusi dari masalah tersebut adalah digunakan Pencacah Sinkron. 10/11/2018

COUNTER SINKRON Q0 mengalami togel pada setiap tepi positif clock Q1 mengalami togel pada tepi positif hanya jika Q0 = 1 Q2 mengalami togel pada tepi positif hanya jika Q1 & Q0 =1 1 1 1 1 1 High 1 1 Q3 1 J Q2 J Q1 J Qo J 1 1 K K K K CLR 10/11/2018

COUNTER SINKRON TERKENDALI Q0 mengalami togel pada setiap tepi positif jika COUNT =1 Q1 mengalami togel pada tepi positif hanya jika Q0 & COUNT =1 Q2 mengalami togel pada tepi positif hanya jika Q1 & Q0 & COUNT =1 COUNT 1 1 1 1 1 1 1 Q3 1 J Q2 J Q1 J Qo J 1 1 K K K K CLR 10/11/2018

COUNTER MODULO-N Modulus dari sebuah pencacah adalah jumlah keadaan keluaran berbeda yang milikinya. Pencacah 4 bit mempunyai modulus = 2^4 = 16 yang menyatakan adanya 16 keadaan keluaran berbeda. Counter dapat dimodifikasi menjadi modulus sesuai dengan kebutuhan. Contoh Modulo-10 1 2 3 4 5 6 7 8 9 10/11/2018

COUNTER MODULO-N Contoh Modulo -10 : Berarti pada saat Q = 1010 ( 10 ), maka Q digunakan untuk mereset menjadi Q = 0000. Ketika Q = 1010, pada saat yang hampir bersamaan Y = 0 1 1 1 1 1 High 1 1 Q3 1 J Q2 J Q1 J Qo J 1 1 1 K K K K CLR Y 10/11/2018

PRESETABLE COUNTER Counter yang dapat dapat dipreset / diset terlebih dahulu,sehingga pencacahan dapat dimulai dari bilangan yang lebih besar nol. P3 P2 P1 P0 Q0 LOAD LOAD Q1 Q2 Q3 High Q3 J Q2 J Q1 J Qo J CLK K K K K 10/11/2018

PRESETABLE COUNTER Misal P3P2P1P0 = 0 1 1 0 Ketika LOAD rendah, maka semua gerbang NAND memiliki keluran tinggi, yang membuat preset dan clear tidak aktif dan masukan P tidak memberikan pengaruh. Ketika LOAD tinggi, maka masukan P dan komplemennya akan lolos melalui gerbang NAND dan melakukan preset terhadap pencacah, sehingga keluarannya menjadi P3P2P1P0 P3 & P0 yang rendah, akan menghapus (clear) Q3 & Q0 P2 & P1 yang tinggi, akan mempreset Q2 & Q1 Rumus : M = N – P M = Modulo Pencacah N = Modulo Normal P = Cacahan Preset 10/11/2018

KOMPONEN PENCACAH Nomor Tipe 7490 Dekade / Pembagi 10 7492 Pembagi 12 74160 Dekade dapat dipreset 74161 Pembagi 16 yang dapat dipreset 74190 Dekade naik-turun yang dapat dipreset 74191 Pembagi 16 naik-turun yang dapat dipreset 10/11/2018

REGISTER TIGA-KEADAAN Saklar 3-keadaan < three-state > untuk menyederhanakan penyambungan dalam rangkaian < wiring > dan desain komputer khususnya komputer dengan organisasi bus. Normal terbuka Normal tertutup Enable Din Dout 0 X Terbuka 1 0 0 1 1 1 Enable Din Dout 0 0 0 0 1 1 1 X Terbuka 10/11/2018

::. Terima Kasih .:: 10/11/2018