Arsitektur & Organisasi Komputer By Kustanto,S.T.,M.Eng. Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Tujuan 1. TIU: Mahasiswa memiliki pengetahuan dasar mengenai arsitektur dan organisasi komputer 2. TIK: Mahasiswa memahami prinsip kerja rangkaian digital sebagai dasar komputer digital Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Gerbang Logika Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Pendahuluan Seperti kita ketahui, mesin-mesin digital hanya mampu mengenali dan mengolah data yang berbentuk biner. Dalam sistem biner hanya di ijinkan dua keadaan yang tegas berbeda. Contoh dua keadaan yang tegas berbeda yaitu: hidup-mati, tinggi-rendah, sambung- putus dll. Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Dua keadaan dari sistem biner tesebut disimbolkan dengan angka biner 0 atau 1. misalnya: hidup=1 dan mati=0, tinggi=1 dan rendah=0, benar=1 dan salah=0 dan seterusnya. Dapat pula hidup=0 dan mati=1, tinggi=0 dan rendah=1, benar=0 dan salah=1 dan seterusnya tergantung kesepakatan sejak awal. Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Definisi Gerbang Logika Dalam elektronika digital sering kita lihat gerbang-gerbang logika. Gerbang tersebut merupakan rangkaian dengan satu atau lebih dari satu sinyal masukan tetapi hanya menghasilkan satu sinyal keluaran. Gerbang ini merupakan rangkaian digital (dua keadaan), karena sinyal masukan dan sinyal keluaran hanya berupa tegangan tinggi atau tegangan rendah. Dengan demikian gerbang sering disebut rangkaian logika karena analisisnya dapat dilakukan dengan aljabar Boole. Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Ada beberapa rangkaian logika dasar yang dikenal, diantaranya adalah : Inverter (NOT), AND, OR, NAND, NOR, X-OR, X-NOR. Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Gerbang Dasar - AND Gerbang AND memiliki 2 atau lebih saluran masukan dan satu saluran keluaran. Keadaan keluaran gerbang AND akan 1 (tinggi) jika dan hanya jika semua masukannya dalam keadaan 1(tinggi). Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Hubungan antara masukan dan keluaran pada gerbang AND tersebut dapat dituliskan sebagai berikut: AND : Z = A.B = AB Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Sedangkan simbol gerbang AND tampak pada gambar dibawah ini. animasi Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Tabel Kebenaran gerbang AND dua masukan Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Hal yang perlu diperhatikan berkaitan dengan gerbang AND Keluaran gerbang AND bernilai 1 jika dan hanya jika semua masukan bernilai 1. Keluaran gerbang AND bernilai 0 jika ada masukan bernilai 0. Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Gerbang Dasar - OR Gerbang OR memiliki 2 atau lebih saluran masukan dan satu salauran keluaran. Keadaan keluaran gerbang OR akan 1 (tinggi) jika dan hanya jika ada salah satu masukannya dalam keadaan 1(tinggi). Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Hubungan antara masukan dan keluaran pada gerbang OR tersebut dapat dituliskan sebagai berikut: OR : Z = A+B Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Sedangkan simbol gerbang OR tampak pada gambar dibawah ini. animasi Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Tabel Kebenaran gerbang OR dua masukan Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Hal yang perlu diperhatikan berkaitan dengan gerbang OR Keluaran gerbang OR bernilai 1 jika ada masukan bernilai 1. Keluaran gerbang OR bernilai 0 jika dan hanya jika masukan bernilai 0. Pada operasi OR berlaku antara lain 1+1 = 1, 1+1+1= 1, dan seterusnya; 1+ 0 = 1+0 = 1, 1+0+0 = 0+0+1 = 1, dan seterusnya Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Gerbang Dasar - NOT Hanya memiliki 1 masuklan dan1 keluaran. penyangkalan dengan kata-kata "tidak" (NOT) 1`= 0 dan 0` = 1 Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Tabel Kebenaran gerbang NOT (Inverter) Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Gerbang NAND (NOT AND) Gerbang AND yang di ikuti dengan gerbang NOT menghasilkan gerbang NAND Gerbanga NAND dapat dituliskan NAND : Z = (A B) Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Gambar dan Tabel Kebenaran dari gerbang NAND Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Dengan memperhatikan tabel kebenaran diatas dapat disimpulkan bahwa: keluaran gerbang NAND bernilai 0 bila semua masukannya bernilai 1. Keluaran gerbang NAND bernilai 1 jika ada masukannya yang bernilai 0. Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Gerbang NOR (NOT OR) Gerbang OR yang di ikuti dengan gerbang NOT menghasilkan gerbang NOR Gerbanga NOR dapat dituliskan NOR : Z = (A+B) Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Gambar dan Tabel Kebenaran dari gerbang NOR Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Dengan memperhatikan tabel kebenaran diatas dapat disimpulkan bahwa a. keluaran gerbang NOR bernilai 1 bila semua masukannya bernilai 0. b. Keluaran gerbang NOR bernilai 0 jika ada masukannya yang bernilai 1. Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Gerbang EX-OR animasi EXOR : Arsitektur & Orkom Pertemuan ke_1 11/11/2018

+ Y = A B = A B + A B Untuak gerbang EX-OR dapat dikemukakan bahwa: a. Gerbang EX-OR pada mulanya hanya memiliki dua masukan dan satu keluaran yang dinyatakan sebagai b. Keluaran gerbang EX-OR akan bernilai 1 apabila inputnya berlainan dan bernilai 0 jika inputnya sama Y = A B = A B + A B + Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Gerbang Logika Logic Gate (Gerbang Logika) adalah merupakan dasar pembentuk sistem digital Logic Gate mempunyai gerbang logika dasar yaitu NOT, AND dan OR. Dari 3 gerbang logika dasar dibentuk 4 gerbang logika tambahan yaitu NAND, NOR, EX-OR, dan EX- NOR Macam-macam gerbang logika tersebut terlihat pada tabel berikut: Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Arsitektur & Orkom Pertemuan ke_1 11/11/2018

HUKUM DAN TEOREMA ALJABAR BOOLEAN 4. A + A = A A . A = A 5. (A’)’ = A 6. A + B = B + A A . B = B . A 7. A + (B.C) = (A + B) . (A + C) A . (B + C) = (A.B) + (A.C) 8. A + (B + C) = (A + B) + C A . (B . C) = (A . B) . C 9. (A . B)’ = A’ + B’ (A + B)’ = A’ . B’ IDENTITAS INVERS KOMUTATIF DISTRIBUTIF ASOSIATIF DE MORGAN Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Implementasi dengan Gerbang Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Rangkaian Kombinatorial Rangkaian dimana setiap outputnya hanya merupakan fungsi input pada suatu saat tertentu saja. Komponennya terdiri dari : Logcic Gate (Gerbang Logika) Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Contoh rangkaian kombinatorial Multiplekser (MUX) Sebagai pemilih jalur logika Simbol skema MUX 2 ke 1 A Z B S (selector) Arsitektur & Orkom Pertemuan ke_1 11/11/2018

MUX 2 ke 1 S=0  Z=A S=1  Z=B Skematik level Gate Truth table Arsitektur & Orkom Pertemuan ke_1 11/11/2018

MUX 2n ke 1 Beberapa MUX 2 ke 1 bisa digabungkan menjadi MUX 2n ke 1 Berikut contoh membuat MUX 4 ke 1 Arsitektur & Orkom Pertemuan ke_1 11/11/2018

MUX 4 ke 1 S1 S0 Z 0 0 0 1 1 0 1 1 A B C D A B Z C D S0 S1 Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Rangkaian Sekuensial RANGKAIAN LOGIKA SEKUENSIAL Adalah rangkaian dimana outputnya tidak hanya tergantung pada input waktu itu saja, tetapi juga pada keadaan input sebelumnya. Contoh rangkaian sekuensial yang paling sederhana adalah Flip-flop/FF. Flip-flop adalah perangkat bistabil, hanya dapat berada pada salah satu statusnya saja, jika input tidak ada, FF tetap mempertahankan statusnya. Maka FF dapat berfungsi sebagai memori 1-bit. Flip-Flop disebut juga kancing, multivibrator,biner Arsitektur & Orkom Pertemuan ke_1 11/11/2018

FF-RS (dirangkai dari NAND gate) Simbol Logika FF-RS S Q SET OUTPUT NORMAL RESET OUTPUT KOMPLEMEN R Q’ Tanda menyatakan FF-RS mempunyai masukkan rendah aktif Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Rangkaian Logika FF-RS Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Mode Operasi INPUT A B OUTPUT Q Q’ Larangan 1 SET RESET TETAP Tabel Kebenaran FF RS Mode Operasi INPUT A B OUTPUT Q Q’ Larangan 1 SET RESET TETAP Tidak Berubah Arsitektur & Orkom Pertemuan ke_1 11/11/2018

FF – RS Berdetak Dengan adanya detak akan membuat FF-RS bekerja sinkron atau aktif HIGH Simbol Logika FF-RS OUTPUT NORMAL SET S Q CLOCK Ck RESET R Q’ OUTPUT KOMPLEMEN Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Rangkaian Logika FF-RS Berdetak Q CLOCK R Q’ Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Mode Operasi INPUT CLOCK S R OUTPUT Q Q’ TETAP Tidak Berubah RESET 1 Tabel Kebenaran FF-RS Berdetak Mode Operasi INPUT CLOCK S R OUTPUT Q Q’ TETAP Tidak Berubah RESET 1 SET Larangan Arsitektur & Orkom Pertemuan ke_1 11/11/2018

FLIP-FLOP D Sebuah masalah yang terjadi pada Flip-flop RS adalah dimana keadaan R = 1, S = 1 harus dihindarkan. Satu cara untuk mengatasinya adalah dengan mengizinkan hanya sebuah input saja dimana FF-D mampu mengatasi masalah tersebut Simbol Logika Data D Q OUTPUT NORMAL Clock Ck Q’ OUTPUT KOMPLEMEN Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Rangkaian Logika Arsitektur & Orkom Pertemuan ke_1 11/11/2018

FLIP-FLOP JK Rangkaian Logika Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Tabel Kebenaran FF-JK Mode Operasi INPUT CLOCK J K OUTPUT Q Q’ TETAP Tidak Berubah RESET 1 SET Larangan Keadaan Berlawanan Arsitektur & Orkom Pertemuan ke_1 11/11/2018

Daftar Pustaka Digital Principles and Applications, Leach- Malvino, McGraw-Hill Sistem Diugital konsep dan aplikasi, freddy kurniawan, ST. Elektronika Digiltal konsep dasar dan aplikasinya, Sumarna, GRAHA ILMU Arsitektur & Orkom Pertemuan ke_1 11/11/2018