Pertemuan 10 BUS Author: Linda Norhan,ST.

Slides:



Advertisements
Presentasi serupa
Organisasi dan Arsitektur Komputer
Advertisements

Pertemuan 6 (Organisasi Input/Output)
Komponen Komputer Dan Sistem Bus Komputer
Sistem Interkoneksi dan Bus
BUS.
Sistem BUS Prio Handoko, S.Kom..
MATERI OR-AR KOMPUTER SISTEM BUS.
PERTEMUAN II BUS-BUS SISTEM.
Sistem Bus Oleh : PUTRA PRIMA NAUFAL, S.ST
Organisasi dan Arsitektur Komputer I Pertemuan 4
Organisasi dan Arsitektur Komputer I Pertemuan-2
TATA SUMITRA M.KOM HP Organisasi Komputer Pertemuan 12.
BUS SYSTEM Latar belakang masalah
Arsitektur dan Organisasi Komputer
Organisai dan arsitektur komputer
Sistem Bus By Serdiwansyah N. A..
HARDWARE (Motherboard)
Oleh: Khairil Anwar, ST SMIK-LPWN HAMZANWADI PANCOR
Kelompok Sistem Komputer.
Sistem Input/output (I/O)
Bus Sistem Apakah BUS? Jalur komunikasi yang menghubungkan beberapa device Biasanya menggunakan cara broadcast Seringkali dikelompokkan * Satu bus berisi.
Organisasi Komputer Pertemuan 11 TATA SUMITRA M.KOM HP
PENGANTAR ORGANISASI DAN ARSITEKTUR KOMPUTER
BAB VI MULTIPLE INTERRUPTS
Arsitektur Komputer.
PERTEMUAN INPUT OUTPUT.
PERTEMUAN MINGGU KE-6 SISTEM BUS OLEH SARI NY. Sari NY2  BUS adalah Jalur komunikasi yang dibagi pemakai Suatu set kabel tunggal yang digunakan untuk.
MANAJEMEN DEVICE.
Pengantar Arsitektur Organisasi Komputer
BUS BUS SITEM Disusun Oleh : 1. Mutiara Dwi Anggraini (H1D015058)
Sistem Input/output (I/O)
Pengantar Teknologi Informasi
ORGANISASI KOMPUTER Pertemuan IX
Organisasi dan Arsitektur Komputer I Pertemuan 3
Struktur Sistem Komputer
PERTEMUAN II P1.
SISTEM BUS Powerpoint Templates.
ORGANISASI dan ARSITEKTUR KOMPUTER Input/Output
ORGANISASI dan ARSITEKTUR KOMPUTER
Pertemuan 4 STRUKTUR CPU Author: LINDA NORHAN, ST.
Sistem Bus pada Komputer
Arsitektur & Organisasi Komputer BAB I Pengantar Arsitektur & Organisasi Komputer Oleh : Bambang Supeno, ST., MT. Feb-18 Arsitektur & Organisasi Komputer.
Organisasi dan Arsitektur Komputer I Pertemuan 3
PENGANTARMUKAAN PERIFERAL KOMPUTER
SISTEM BUS.
ELEMEN-ELEMEN RANCANGAN BUS
SISTEM BUS BUS adalah Jalur komunikasi yang dibagi pemakai
PERTEMUAN MINGGU KE-6 SISTEM BUS.
PERTEMUAN MINGGU KE-6 SISTEM BUS.
Bab 3.2. Unit Masukan dan Keluaran
SISTEM BUS.
Struktur interkoneksi bus
PERTEMUAN BUS-BUS SISTEM.
Struktur dan Cara Kerja CPU
ORGANISASI & ARSITEKTUR KOMPUTER
Bus & Sistem Interkoneksi
ORGANISASI DAN ARSITEKTUR KOMPUTER
Rahajeng Ratnaningsih, S. Kom
Dasar Komputer dan Internet
Pengertian Komputer Komputer sebagai sebuah sistem yang berhirarki
Rahajeng Ratnaningsih, S. Kom
Sistem Bus Penghubung bagi keseluruhan komponen komputer dalam menjalankan tugasnya Komponen komputer : CPU Memori Perangkat I/O Transfer data antar komponen.
PERTEMUAN MINGGU KE-6 SISTEM BUS.
BUS INTERFACING.
Pengenalan Sistem komputer & Sistem Operasi [Bagian 1] -Komponen Sistem- MODUL Maria Cleopatra, S.Kom Modul Sistem Operasi / Unindra / 2011.
SISTEM BUS.
Organisasi dan Arsitektur Komputer I
PERTEMUAN MINGGU KE-6 SISTEM BUS.
Input/Output Problems Pendahuluan
# Sesi 2.
Transcript presentasi:

Pertemuan 10 BUS Author: Linda Norhan,ST. ORGANISASI KOMPUTER Pertemuan 10 BUS Author: Linda Norhan,ST.

Interkoneksi Bus Bus ? merupakan lintasan komunikasi yang menghubungkan dua atau lebih komponen komputer Sifat penting dan merupakan syarat utama ? bus adalah media transmisi yang dapat digunakan bersama oleh sejumlah perangkat yang terhubung padanya Digunakan bersama ? Diperlukan aturan main agar tidak terjadi tabrakan data atau kerusakan data yang ditransmisikan. Walaupun digunakan bersama namun dalam satu waktu hanya ada sebuah perangkat yang dapat menggunakan bus

Fungsi saluran Bus Secara umum fungsi saluran bus dikatagorikan dalam tiga bagian Saluran data Saluran alamat Saluran kontrol

Saluran data (data bus) Lintasan bagi perpindahan data antar modul. Secara kolektif lintasan ini disebut bus data. Umumnya jumlah saluran terkait dengan panjang word, misalnya 8, 16, 32 saluran Tujuan : agar mentransfer word dalam sekali waktu. Jumlah saluran dalam bus data dikatakan lebar bus, dengan satuan bit, misal lebar bus 16 bit

Saluran alamat (address bus) Digunakan untuk menspesifikasi sumber dan tujuan data pada bus data. Digunakan untuk mengirim alamat word pada memori yang akan diakses CPU. Digunakan untuk saluran alamat perangkat modul komputer saat CPU mengakses suatu modul. Semua peralatan yang terhubung dengan sistem komputer, agar dapat diakses harus memiliki alamat. Contoh : mengakses port I/O, maka port I/O harus memiliki alamat hardware-nya

Saluran kontrol (control bus) Digunakan untuk mengontrol bus data, bus alamat dan seluruh modul yang ada. Karena bus data dan bus alamat digunakan oleh semua komponen maka diperlukan suatu mekanisme kerja yang dikontrol melalui bus kontrol ini. Sinyal – sinyal kontrol terdiri atas Sinyal pewaktuan (menandakan validitas data dan alamat) Sinyal–sinyal perintah (membentuk suatu Operasi)

Saluran kontrol Memory Write, memerintahkan data pada bus akan dituliskan ke dalam lokasi alamat. Momory Read memerintahkan data dari lokasi alamat ditempatkan pada bus data. I/O Write, memerintahkan data pada bus dikirim ke lokasi port I/O. I/O Read, memerintahkan data dari port I/O ditempatkan pada bus data. Transfer ACK, menunjukkan data telah diterima dari bus atau data telah ditempatkan pada bus. Bus Request, menunjukkan bahwa modul memerlukan kontrol bus. Bus Grant, menunjukkan modul yang melakukan request telah diberi hak mengontrol bus. Interrupt Request, menandakan adanya penangguhan interupsi dari modul. Interrupt ACK, menunjukkan penangguhan interupsi telah diketahui CPU. Clock, kontrol untuk sinkronisasi operasi antar modul. Reset, digunakan untuk menginisialisasi seluruh modul

Prinsip operasi bus Operasi pengiriman data ke modul 1. Meminta penggunaan bus. 2. Apabila telah disetujui, modul akan memindahkan data yang diinginkan ke modul yang dituju Operasi meminta data dari modul lainnya 2. Mengirim request ke modul yang dituju melalui saluran kontrol dan alamat yang sesuai. 3. Menunggu modul yang dituju mengirimkan data yang diinginkan

Hierarki Multiple Bus Bila terlalu banyak modul atau perangkat dihubungkan pada bus maka akan terjadi penurunan kinerja Faktor – faktor : Semakin besar delay propagasi untuk mengkoordinasikan penggunaan bus. Antrian penggunaan bus semakin panjang. Dimungkinkan habisnya kapasitas transfer bus sehingga memperlambat data.

Arsitektur bus jamak tradisional

Arsitektur bus jamak Prosesor, cache memori dan memori utama terletak pada bus tersendiri pada level tertinggi karena modul – modul tersebut memiliki karakteristik pertukaran data yang tinggi. Pada arsitektur berkinerja tinggi, modul – modul I/O diklasifikasikan menjadi dua, Memerlukan transfer data berkecepatan tinggi Memerlukan transfer data berkecepatan rendah. Modul dengan transfer data berkecepatan tinggi disambungkan dengan bus berkecepatan tinggi pula, Modul yang tidak memerlukan transfer data cepat disambungkan pada bus ekspansi

Arsitektur bus jamak kinerja tinggi

Arsitektur bus jamak kinerja tinggi Keuntungan : Bus berkecepatan tinggi lebih terintegrasi dengan prosesor. Perubahan pada arsitektur prosesor tidak begitu mempengaruhi kinerja bus

Jenis Bus Dedicated bus Bus dibedakan menjadi bus yang khusus menyalurkan data tertentu, misalnya paket data saja, atau alamat saja. Multiplexed bus Bus dilalukan informasi yang berbeda baik data, alamat maupun sinyal kontrol Keuntungan adalah hanya memerlukan saluran sedikit sehingga dapat menghemat tempat Kerugiannya adalah kecepatan transfer data menurun dan diperlukan mekanisme yang komplek untuk mengurai data yang telah dimulitipleks

Metode Arbitrasi Pada metode tersentral diperlukan pengontrol bus sentral atau arbiter yang bertugas mengatur penggunaan bus oleh modul. Arbiter bisa suatu modul atau bagian fungsi CPU. Pada metode terdistribusi, setiap modul memiliki logika pengontrol akses (access control logic) yang berfungsi mengatur pertukaran data melalui bus. Kedua metode arbitrasi intinya menugaskan suatu perangkat bisa modul I/O ataupun CPU bertindak sebagai master kontrol pertukaran

Timing-Sinkron Metode pewaktuan sinkron terjadinya event pada bus ditentukan oleh sebuah pewaktu (clock). Sebuah transmisi 1 – 0 disebut siklus waktu atau siklus bus dan menentukan besarnya slot waktu. Semua perangkat modul pada bus dapat membaca atau pengetahui siklus clock. Biasanya satu siklus untuk satu event. Model ini mudah diimplementasikan dan cepat namun kurang fleksibel menangani peralatan yang beda kecepatan operasinya. Biasanya digunakan untuk modul–modul tertentu yang sudah jelas karakteristiknya

Contoh pewaktuan sinkron

Timing-Asinkron Kerja modul yang tidak serempak kecepatannya. Event yang terjadi pada bus tergantung event sebelumnya sehingga diperlukan sinyal – sinyal validasi untuk mengidentifikasi data yang ditransfer. Sistem ini mampu menggabungkan kerja modul–modul yang berbeda kecepatan maupun teknologinya, asalkan aturan transfernya sama

Contoh pewaktuan asinkron

Contoh Bus - Bus ISA (Industry Standar Architecture) - Bus PCI (Peripheral Component Interconnect) - Bus USB (Universal Standard Bus) - Bus SCSI (Small Computer System Interface) - Bus P1394 / Fire Wire