ModulXII (dua belas) TopikKonkurensi Sub TopikAlgoritma Penyelesaian Mutual Eksklusion Materi Algoritma Peterson Semaphore TujuanMahasiswa mengenal persoalan Mutex dan memahami logika penyelesaian Mutex Mata kuliahSISTEM OPERASI II ( 3 sks ) SemesterV KelasPKK Murni ex-D3 Kampus Meruya DosenIr. Nixon Erzed, MT MODUL KULIAH JURUSAN TEKNIK INFORMATIKA PROGRAM KELAS KARYAWAN UNIVERSITAS MERCU BUANA Pertemuan : XIII (tiga belas)Waktu: Minggu, 13 Januari 2008
Note : Ketika datang proses_0, Interested [ 0 ] akan diberi nilai true, dan turn = 1 Ketika datang proses_1 Interested [ 1 ] akan diberi nilai true, dan turn = 0 Jika dua proses datang secara parallel, maka proses yang terakhir melaksanakan intruksi pengisian nilai turn, akan diblok. Logika Algoritma Peterson dapat digambarkan sebagai berikut : Parbegin Proses 0 Interested [ 0 ] true Turn 1 Periksa Proses 1 & Turn = 1 ya Masuk SK Interested [ 0 ] false Masuk SnK Repeat - Forever tdk Proses 1 Interested [ 1 ] true Turn 0 Periksa Proses 0 & Turn = 0 ya Masuk SK Interested [ 1 ] false Masuk SnK Repeat - Forever tdk Parend
ClockJalur 0 P A Jalur 1 P B 1. Interested[1] true 2. Interested[0] true 3.Turn 1 4.Turn 0 5. While interested [1] and turn = 1 do begin end T Δ F = F P A Pass 6. While interested [0] and turn = 0 do begin end T Δ T= T P B Blocked 7.Masuk SK 8. While interested [0] and turn = 0 do begin end T Δ T= T P B Blocked 9. Proses A selesai dengan SK dan mengubah Interested [0] false 10. While interested [0] and turn = 0 do begin end F Δ T = F proses B Pass 11.Masuk S non K 12.Masuk SK 13. Proses 1 selesai dengan SK dan mengubah Interested [1] false 14.Masih S non K 30 Begin Interested [ 0 ] false Interested [ 1 ] false Turn 1 Parbegin Proses_0 Proses_1 Parend End-Peterson Skenario Pengujian Turn 0