Counter Satriyo, ST, Mkom.

Slides:



Advertisements
Presentasi serupa
MULTIVIBRATOR, TEORI DAN APLIKASINYA
Advertisements

Counter & Register Minggu 8.
Rangkaian Logika Sekuensi
BAB VI Rangkaian Logika Sekuensial
RANGKAIAN SEKUENSIAL.
Pertemuan 12 : Level Logika Digital
XVIII. RANGKAIAN REGISTER DAN COUNTER
PERTEMUAN MINGGU KE-2 LEVEL GATE.
Flip - Flop Oleh: Satriyo, ST, MKom.
PERTEMUAN MINGGU KE-2 LEVEL GATE OLEH SARI NY.
UP. Fakultas Teknologi Informasi dan Komunikasi
COUNTER.
Pencacah.
RANGKAIAN REGISTER DAN COUNTER
Rangkaian Sekuensial Mata Kuliah :Sistem Digital Moh. Furqan, S.Kom
MENJELASKAN PRINSIP REGISTER
Pertemuan 12 : Level Logika Digital
SHIFT REGISTER Satriyo, MKom.
Synchronous Counters Chapter 18
Sunarno Lab. Elins FMIPA UNNES
REGISTER DAN COUNTER MATA KULIAH TEKNIK DIGITAL
PERTEMUAN 07 FLIP FLOP Teknik digital.
PERTEMUAN MINGGU KE-2 LEVEL GATE.
TEK 2524 Organisasi Komputer
Shift Register Counters Chapter 21
Rangkaian Sekuensial Mata Kuliah :Sistem Digital Moh. Furqan, S.Kom
FLIP-FLOP (BISTABIL) Rangkaian sekuensial adalah suatu sistem digital yang keadaan keluarannya pada suatu saat ditentukan oleh : keadaan masukannya pada.
PENCACAH (COUNTER) DAN REGISTER
PERTEMUAN 10 RANGKAIAN SEKUENSIAL
PERTEMUAN 12 PENCACAH.
PERTEMUAN 11 REGISTER
FLIP - FLOP.
Elektronika Digital Data analog, suatu besaran dinyatakan di dalam angka desimal, suatu sistem bilangan yang terdiri dari angka nol sampai sembilan. Data.
RANGKAIAN FLIP FLOP.
UNIVERSITAS 17 AGUSTUS 1945 JAKARTA
PENGANTAR TEKNOLOGI KOMPUTER & INFORMASI – A
RANGKAIAN DIGITAL SHIFT REGISTER.
REGISTER & COUNTER # SESSION 8 #.
9. Rangkaian Logika Kombinasional dan Sekuensial
Sistem Digital Flip-Flop Sistem Digital. Hal 1.
Counter / Pencacah.
Aplikasi Flip-Flop #10 Teknik Digital (IF) 2015.
PENCACAH (COUNTER).
SELAMAT BERJUMPA DALAM TUTORIAL
Logic Gate (Gerbang Logika)
Transfer Register dan Mikrooperasi
Register dan Shift Register
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
Mata Pelajaran :Sistem Komputer
PERTEMUAN MINGGU KE-2 LEVEL GATE.
RANGKAIAN LOGIKA Flip-Flop Hal 1.
RANGKAIAN FLIP FLOP.
FLIP FLOP Dibuat Oleh : Faqih Umir Al Barra ( )
Fungsi-fungsi IC Digital: Sekuensi
1. MEMAHAMI KONSEP GERBANG LOGIKA
RS-FlipFlop.
REGISTER PERTEMUAN 11 uart/reg8.html.
Modul ke: Fakultas Program Studi 13 Teknik Teknik Eleltro Teten Dian Hakim, ST. MT. Perancangan Sistem Digital Counter dan Register.
XVIII. RANGKAIAN REGISTER DAN COUNTER
Rangkaian Logika Sequensial
:: REGISTER & COUNTER :: TEORI, IMPLEMENTASI & APLIKASI
Arsitektur & Organisasi Komputer
RANGKAIAN DIGITAL SHIFT REGISTER.
RANGKAIAN SEKUENSIAL.
RANGKAIAN FLIP FLOP.
Rangkaian Logika Sekuensial Synchronous
MULTIVIBRATOR ASTABIL aadalah rangkaian pembangkit pulsa yang menghasilkan keluaran gelombang segi empat SSuatu MV astabil juga disebut dengan multivibrator.
PERTEMUAN MINGGU KE-2 LEVEL GATE.
PERTEMUAN MINGGU KE-2 LEVEL GATE.
Rangkaian Sekuensial KILLER PRESENTATIONS Series Power Templates & Presentations Tools You Must See Before You Die © 2013 IDEASMAX, All Rights.
Transcript presentasi:

Counter Satriyo, ST, Mkom

COUNTER Sebuah rangkaian sekuensial yang mengeluarkan urutan state-state tertentu,yang merupakan aplikasi dari pulsa- pulsa inputnya Counter banyak digunakan pada peralatan yang berhubungan dengan teknologi digital, biasanya untuk menghitung jumlah kemunculan sebuah kejadian/event atau untuk menghitung pembangkit waktu

Operasi Counting

Counter Asynkron/ Ripple Counter Counter terdiri dari beberapa Flip-Flop pada bit di-cascadekan. Output dari Flip-Flop pada bit dengan level yang lebih rendah menjadi input dari Fip- Flop pada bit berlevel lebih tinggi.

Lanjutan.....

Counter Modulo N N = 2n n = jumlah output / flip – flop yang digunakan Contoh: Counter MOD 8  menggunakan 3 FF Counter MOD 16  menggunakan 4 FF

Lanjutan ........ N < 2n Langkah Perancangan: Buat input-input j dan k setiap flip-flop bernilai 1 Gunakan tabel kebenaran untuk menentukan hitungannya. Jika counter mencapai nilai bilangan, harus di-reset ke nilai 0 Dengan gerbang-gerbang logika, masukkan input dari flip-flop yang bersesuaian ke input Clear (RD) dari seluruh FF.

Contoh: Counter MOD 6 Pada hitungan 6 (110),counter kembali reset menjadi 0 (000). Ada kondisi dimana A2 = A1=1 berubah menjadi A2 = 0 dan A1 = 0 Agar A2 dan A1 bersama-sama mencapai nilai 0,maka harus di-NAND kan, dan hasilnya diberikan kepada input Clear dari seluruh Flip-Flop.

latihan Buatlah Rangkaian Counter Asynkron yang menghitung pulsa clock dari 0 – 9 Buatlah Rangkaian Counter Asynkron yang menghitung pulsa clock 0-10 kemudian berhenti.

Pada saat hitungan akan menuju 1010 maka counter akan menghitung :0000 lagi karena output gB = 1 dan gD=1 sehingga output NAND GATE akan = “0” sehingga akan mereset counter menjadi : 0000

Rangkaian diatas akan berhenti secara otomatis pada hitungan ke sepuluh : 1010. Hal itu dapat terjadi karena pada hitungan tersebut (pulsa clock ke-10) QD dan QB sama sama bernilai logika “1”, sehingga output pintu NAND adalah “0”. Logika “0” tersebut masuk sebagai input j-k flip-flop yang pertama akibatnya maka QA tetap pada kondisisemula (tidak berguling).

Down Counter Menghitung mundur. Rangkaian A

Rangkaian B

Counter SYnkron Output flip-flop yang digunakan berubah secara serempak. Masing-masing flip-flop tersebut dikendalikan secara serempak oleh satu sinyal clock. Syncronous counter disebut pararel counter

Latihan Buatlah Rangkaian Synchronous Down Counter yang menghitung dari 7 - 0

Tugas Mata Kuliah Buatlah makalah tentang Shift Register (kelompok 2 orang ) Buatlah makalah tentang Multivibrator (kelompok 2 orang) Dikumpulkan dan presentasi tanggal 3 november 2011