Shift Register Counters Chapter 21

Slides:



Advertisements
Presentasi serupa
Rangkaian Logika Sekuensi
Advertisements

Pertemuan 12 : Level Logika Digital
PERTEMUAN MINGGU KE-3 LEVEL REGISTER.
XVIII. RANGKAIAN REGISTER DAN COUNTER
PERTEMUAN MINGGU KE-2 LEVEL GATE.
PERTEMUAN MINGGU KE-2 LEVEL GATE OLEH SARI NY.
COUNTER.
Counter Satriyo, ST, Mkom.
Pencacah.
RANGKAIAN REGISTER DAN COUNTER
Pertemuan 12 : Level Logika Digital
SHIFT REGISTER Satriyo, MKom.
Synchronous Counters Chapter 18
REGISTER DAN COUNTER MATA KULIAH TEKNIK DIGITAL
PERTEMUAN 07 FLIP FLOP Teknik digital.
PERTEMUAN MINGGU KE-2 LEVEL GATE.
Shift Register Chapter 19
TEK 2524 Organisasi Komputer
Rangkaian Sekuensial Mata Kuliah :Sistem Digital Moh. Furqan, S.Kom
Perancangan Komponen Terprogram
PERTEMUAN 10 RANGKAIAN SEKUENSIAL
PERTEMUAN 12 PENCACAH.
PERTEMUAN 11 REGISTER
FLIP - FLOP.
RANGKAIAN FLIP FLOP.
UNIVERSITAS 17 AGUSTUS 1945 JAKARTA
PENGANTAR TEKNOLOGI KOMPUTER & INFORMASI – A
MULTIPLEXER, DEMULTIPLEXER DAN KOMPARATOR
RANGKAIAN DIGITAL SHIFT REGISTER.
REGISTER & COUNTER # SESSION 8 #.
9. Rangkaian Logika Kombinasional dan Sekuensial
Counter / Pencacah.
Aplikasi Flip-Flop #10 Teknik Digital (IF) 2015.
PENCACAH (COUNTER).
TEK 2524 Organisasi Komputer
Transfer Register dan Mikrooperasi
Register dan Shift Register
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
Mata Pelajaran :Sistem Komputer
TEKNIK DIGITAL REGISTER.
PERTEMUAN MINGGU KE-2 LEVEL GATE.
Mata Kuliah Teknik Digital
RANGKAIAN FLIP FLOP.
Mata Kuliah Dasar Teknik Digital TKE 113
PERTEMUAN MINGGU KE-3 LEVEL REGISTER.
FLIP FLOP Dibuat Oleh : Faqih Umir Al Barra ( )
Mata Kuliah Dasar Teknik Digital TKE 113
Mata Kuliah Dasar Teknik Digital TKE 113
Counter,encoder,decoder,multiplexer
Fungsi-fungsi IC Digital: Sekuensi
Mata Kuliah Teknik Digital
RS-FlipFlop.
REGISTER PERTEMUAN 11 uart/reg8.html.
Shift Register Chapter 20
Modul ke: Fakultas Program Studi 13 Teknik Teknik Eleltro Teten Dian Hakim, ST. MT. Perancangan Sistem Digital Counter dan Register.
XVIII. RANGKAIAN REGISTER DAN COUNTER
Rangkaian Logika Sequensial
:: REGISTER & COUNTER :: TEORI, IMPLEMENTASI & APLIKASI
RANGKAIAN DIGITAL SHIFT REGISTER.
RANGKAIAN DIGITAL ENCODER & Decoder.
RANGKAIAN SEKUENSIAL.
RANGKAIAN FLIP FLOP.
Rangkaian Kombinasional
Mata Kuliah Teknik Digital
Rangkaian Logika Sekuensial Synchronous
PERTEMUAN MINGGU KE-3 LEVEL REGISTER.
PERTEMUAN MINGGU KE-2 LEVEL GATE.
Rangkaian Multiplekser, Dekoder, Register. Rangkaian Multiplekser Multiplexer adalah suatu rangkaian yang mempunyai banyak input dan hanya mempunyai satu.
PERTEMUAN MINGGU KE-2 LEVEL GATE.
Rangkaian Sekuensial KILLER PRESENTATIONS Series Power Templates & Presentations Tools You Must See Before You Die © 2013 IDEASMAX, All Rights.
Transcript presentasi:

Shift Register Counters Chapter 21 Subject : Digital System Year : 2009 Shift Register Counters Chapter 21

Overview Johnson Counter Ring Counter

Johnson counter Johnson counter adalah rangkaian dimana komplemen output dari stage flip-flop terakhir dihubungkan kedalam input awal dari stage flip-flop. Pengaturan feedback ini akan menghasilkan suatu pola karakteristik yang unik (lihat pada tabel). Secara umum johnson counter akan menghasilkan ouput modulus 2n, dimana n adalah angka stage dalam counter.

Johnson counter 4 bit johnson counter dengan memakai D flip-flop

Johnson counter 5 bit johnson counter dengan memakai D flip-flop

Ring Counter Ring counter hanya memakai 1 buah flip-flop dalam setiap stage dari rangkaian sekuensialnya. Ring counter mempunyai keuntungan bahwa hanya menggunakan flip-flop saja dan tidak memakai gerbang tambahan Dari tabel logic dapat terlihat bahwa logic 1 selalu dijaga dan selalu “diputar” dalam sebuah lingkaran logic.

Ring Counter 10 bit ring counter dengan menggunakan D flip-flop

Ring Counter Example a 100/100 b 010/010 c 001/001 d 110/XXX e 011/XXX f 101/XXX h 000/XXX g 111/XXX Urutan hitungan utama Keadaan ilaegal/tidak digunakan

Untuk Ring Counter dengan n Flip – Flop ( 3 Flep- Flop untuk contoh diatas ) jumlah keadaan di urut kan hitungan utama adalah n ( 3 untuk contoh di atas ) berarti ada ada 2n–n ( 5 untuk contoh diatas) keadaan yang tidak digunakan. Rangkaian Ring Counter, dengan state diagram seperti diatas, tidak bersifat self corecting, dan keadaan illegalnya tak akan menemukan urutan hitungan utamanya. Untuk rangkaian dengan diagram keadaan yang memiliki illegal state recovery, dapat dilakukan dengan memberikan distribusi DA = AB. Misalkan, Jika memasuki keadaan 011, kedaan berikutnya menjadi 101, tanpa recovery. Dengan menggunakan rangkaian recovery, signal umpan balik untuk keadaan berikutnya menjadi 001, termasuk pada urutan hitungan utama. Berikut ini adalah contoh Ring Counter dengan Illegal State recovery

Ring Counter diatas adalah Ring Counter 4bit, jadi 1000 0100 0010 0001 0011 0000 1001 1010 0101 0111 1111 1110 1101 1100 0110 1011 Ring Counter diatas adalah Ring Counter 4bit, jadi Memiliki 4 keadaan pada urutan hitungan utama, dan memiliki keadaan illegal sebanyak 2n – n = 12 keadaan. Perancangan untuk membuat rangkaian Ring Counter dapat anda lakukan sendiri.