X. RANGKAIAN LOGIKA KOMBINASIONAL

Slides:



Advertisements
Presentasi serupa
Bus 3-State Sistem bus dapat dibangun dari gerbang 3-keadaan
Advertisements

Pertemuan 12 : Level Logika Digital
Arsitektur Komputer “Rangkaian Aritmatika”
Operasi Aritmatika.

IX. RANGKAIAN LOGIKA KOMBINASIONAL
Pertemuan 12 : Level Logika Digital
PENGGUNAAN GERBANG LOGIKA
RANGKAIAN LOGIKA KOMBINASIONAL
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
BAB 9 RANGKAIAN ARITMATIKA.
RANGKAIAN LOGIKA KOMBINASIONAL
ALJABAR BOOLEAN/ ALJABAR LOGIKA
V. PENYEDERHANAAN PERSAMAAN LOGIKA
TEK 2524 Organisasi Komputer
Pertemuan 12 Arithmetic Network di VLSI
“HALF ADDER DAN FULL ADDER”
ARITHMATIC LOGICAL UNIT (ALU)
COMPUTER ARITHMETIC.
ARITHMATIC LOGICAL UNIT (ALU)
Rangkaian Kombinasional Dasar
Rangkaian Kombinasional COMPARATOR
RANGKAIAN PEMBANDING DAN PENJUMLAH
Dasar Teknik Digital YUSRON SUGIARTO.
GERBANG LOGIKA DAN ALJABAR BOOLE SISTEM DIGITAL NURVELLY ROSANTI.
MAP KARNAUGH.
Riri irawati, m.Kom Logika matematika 3 sks
Aljabar Boolean IF2120 Matematika Diskrit Oleh: Rinaldi Munir
PERTEMUAN 6 ARITMATIKA BINER
PENGANTAR TEKNOLOGI KOMPUTER & INFORMASI – A
SUM OF PRODUCT, PRODUCT OF SUM DAN RANGKAIAN ARITMATIKA
Dasar-dasar Rangkaian Logika Digital
Sistem Bilangan 2.
Logika kombinasional part 3
PERTEMUAN 3 GERBANG LOGIKA
GERBANG LOGIKA DAN ALJABAR BOOLE
GERBANG LOGIKA DAN ALJABAR BOOLEAN
ARITHMATIC LOGICAL UNIT (ALU)
Rangkaian logika Kombinasional
Dasar-dasar Rangkaian Logika Digital
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
ALJABAR BOOLE Aljabar Boole adalah salah satu aljabar yang berkaitan dengan variabel- variabel biner dan operasi-operasi logika. Variabel-variabel dalam.
Aplikasi Decoder Encoder Multiflextor Demultiflextor Half & Full Adder
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
GERBANG LOGIKA A.Tabel Kebenaran
UNIVERSITAS GUNADARMA
Transfer Register dan Mikrooperasi
Aritmatika digital.
Gerbang Logika Æ blok dasar untuk membentuk rangkaian
SIRKUIT ARITMATIKA.
Oleh : SHOFFIN NAHWA UTAMA, M.T
Pembanding (Comparator)
COMPUTER ARITHMETIC.
PERTEMUAN 05 APLIKASI GERBANG LOGIKA BINER
ARITHMATIC LOGICAL UNIT (ALU)
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST., M.ENG
Aritmatika Digital Penjumlah Paro (Half Adder)
Sistem Bilangan Mata Kuliah :Sistem Digital Moh. Furqan, S.Kom
GERBANG LOGIKA DAN ALJABAR BOOLE
Mata Kuliah Teknik Digital
Fungsi-fungsi IC Digital: Kombinasi
Aljabar Boolean.
1. MEMAHAMI KONSEP GERBANG LOGIKA
COMPUTER ARITHMETIC.
BAB III PENYEDERHANAAN PERSAMAAN LOGIKA
RANGKAIAN DIGITAL ENCODER & Decoder.
Rangkaian Kombinasional
MATAKULIAH SISTEM DIGITAL PERTEMUAN V RANGKAIAN ARITMATIK
MSI = Medium Scale Integration
SISTEM KOMPUTER ARITHMATIC LOGICAL UNIT (ALU) ARITHMATIC LOGIC UNIT 1. ARITHMATIC LOGIC YANG MENCAKUP : Adder (Penambahan) Subtracter (Pengurangan)
Transcript presentasi:

X. RANGKAIAN LOGIKA KOMBINASIONAL Manipulasi matematika seperti menjumlah,mengurang,mengali dan membagi dapat dilakukan dengan logika penjumlahan.

PENJUMLAHAN BINER PENJUMLAHAN Aturan penjumlahan : 0 + 0 = 0 0 + 1 = 1 1 + 0 = 1 1 + 1 = 10 Pada penjumlahan yang keempat dihasilkan dua digit yaitu 10. Bit dengan derajat yang lebih tinggi (1) pada hasil penjumlahan disebut carry (bawaan) dan akan ditambahkan pada digit berikutnya yang lebih tinggi.

a. HALF ADDER ( HA ) HA Tabel kebenaran Simbol Half Adder I N P U T O U T P U T A B S (Sum) C (Carry) 1 Dimana : A B C S A S HA + B C

Lanjutan……. B’ B A’ 1 A 1 B’ B A’ A 1 Persamaan output Untuk Sum S = AB’ + A’B = A  B Untuk Carry C = AB B’ B A’ 1 A 1 B’ B A’ A 1

Lanjutan …….. Rangkaian Logika A B S C

b. FULL ADDER I N P U T O U T P U T A B Cin S (Sum) Co (Carry out) Tabel Kebenaran. I N P U T O U T P U T A B Cin S (Sum) Co (Carry out) 1

Lanjutan …….. Simbol Full Adder F A A B Cin S Co Co S +

Persamaan Output (Metode Minterm) S = A’B’Cin + ABCin’ + AB’Cin’ + ABCin = A’ (B’Cin + BCin’) + A (B’Cin’ + BCin) = A’ (B  Cin) + A (B  Cin)’ = A  B  Cin Co = A’BCin + AB’Cin + ABCin’ +ABCin = Cin (A’B + AB’) + AB (Cin’ + Cin) = Cin (A  B) + AB

Gambar Rangkaian Logika Cin A B S Co

Lanjutan …….. Atau HA Cin A B S Co

Penjumlah biner 4 bit : Contoh : penjumlahan 12 dan 9

B. SUBTRACTOR Untuk memahami azas – azas rangkaian pengurang (subtractor) kita ikuti aturan pengurangan biner sebagai berikut : 1. Half Subtractor (HS). A – B = D (Difference). B (Borrow) 0 – 0 = 0 0 – 1 = 1 1 – 0 = 1 1 – 1 = 0 dan Borrow 1

Mis. x adalah bit yang dikurangi dan y adalah bit pengurang. Apabila x  y, yaitu 0 – 1, maka dibutuhkan pinjaman 1 dari bit yang lebih tinggi. Dengan adanya pinjaman tersebut operasi pengurangan menjadi 10 – 1 = 1.

Lanjutan …… Aturan tersebut kita nyatakan dalam tabel kebenaran. A B I N P U T O U T P U T A B DI BO 0 0 0 1 1 0 1 1 1 A B Bo DI +

Lanjutan …… Simbol Half Subtractor (HS) Persamaan output. Untuk DI = A’B + A’B = A (+) B Bo = A’ B HS A B Bo DI

RANGKAIAN LOGIKA HS A DI B BO

2. FULL SUBTRACTOR - Tabel kebenaran I N P U T O U T P U T A B BO (i) DI BO (o) 1 A B BO (i) BO (o) DI -

Lanjutan ……… Simbol Full Subtractor (FS) BO (i) DI A FS BO (o) B

RANGKAIAN LOGIKA FULL SUBTRACTOR BO (i) A B DI BO (o)

Lanjutan……. Atau BO (i) HS DI A BO (o) B

Penjumlah Pengurang Komplemen-2 Cara kerja rangkaian : Ketika SUB rendah, bit-bit B akan melewati inverter terkendali tanpa mengalami inversi, sehingga keluarannya : S = A + B Jika SUB tinggi, inverter terkendali menghasilkan komplemen-1, dan keadaan SUB yang tinggi akan menambahkan angka 1 kepada penjumlah penuh pertama, sehingga keluarannya : S = A + B’ B’ adalah komplemen-2 dari B persamaan tersebut ekivalen dengan : S = A – B

Rangkaian penjumlah pengurang 8 bit dengan IC 7483 : Misal : A = 0001 1000 B = 0001 0000 Jika SUB = 0, maka : Jika SUB = 1, maka : 0001 1000 24 0001 1000 24 0001 0000 + 16 + B’ 1111 0000 + -16 + 0010 1000 40 0000 1000 8

C. COMPARATOR Adalah suatu rangkaian kombinasi yang berfungsi sebagai pembanding 2 variabel dengan multi bit. Gambar Blok Diagram Comparator Comparator A>B A<B A=B A B

CONTOH. Rancang rangkaian kombinasi sebagai Comparator untuk membandingkan A dan B yang terdiri dari 1 bit. Jawab. Tabel kebenaran. I N P U T O U T P U T A B A > B A < B A = B 0 0 0 1 1 0 1 1 1

Lanjutan …….. Persamaan Boolean F (A > B) = AB’ F (A < B) = A’B F (A = B) = (AB)’ + AB = (A + B)’

Lanjutan ……. Rangkaian Logika A A>B A<B B A=B Tugas. Rancang dengan Comparator untuk membandingkan A dan B yang masing – masing variabel terdiri dari 2 bit