ARITHMATIC LOGICAL UNIT (ALU)

Slides:



Advertisements
Presentasi serupa
Bus 3-State Sistem bus dapat dibangun dari gerbang 3-keadaan
Advertisements

Pertemuan 12 : Level Logika Digital
Arsitektur Komputer “Rangkaian Aritmatika”
© 2009 Fakultas Teknologi Informasi Universitas Budi Luhur Jl. Ciledug Raya Petukangan Utara Jakarta Selatan Website:
Operasi Aritmatika.
SISTEM BILANGAN, OPERASI ARITMATIKA DAN PENGKODEAN
IX. RANGKAIAN LOGIKA KOMBINASIONAL
RANGKAIAN LOGIKA KOMBINASIONAL
Organisasi dan Arsitektur Komputer
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
BAB 9 RANGKAIAN ARITMATIKA.
RANGKAIAN LOGIKA KOMBINASIONAL
TEK 2524 Organisasi Komputer
REGISTER DAN COUNTER MATA KULIAH TEKNIK DIGITAL
Dasar Komputer & Pemrograman 1 A
Pertemuan 12 Arithmetic Network di VLSI
Pertemuan 11 (Aritmatika)
“HALF ADDER DAN FULL ADDER”
X. RANGKAIAN LOGIKA KOMBINASIONAL
Tugas XTKJ 2 Ahmad Marzuki (02) X TKJ 2.
ARITHMATIC LOGICAL UNIT (ALU)
COMPUTER ARITHMETIC.
Rangkaian Kombinasional Dasar
Organisasi dan Arsitektur Komputer
CPU ARITHMATIC.
PERTEMUAN 6 ARITMATIKA BINER
CPU Tempat pemroses instruksi-intruksi program.
PENGANTAR TEKNOLOGI KOMPUTER & INFORMASI – A
SUM OF PRODUCT, PRODUCT OF SUM DAN RANGKAIAN ARITMATIKA
Dasar-dasar Rangkaian Logika Digital
Mata Kuliah Dasar Teknik Digital TKE 113
XXII. MEMORY DAN PROGRAMMABLE LOGIC
Gerbang Logika NAND, NOR, XOR, XNOR
ARITHMATIC LOGICAL UNIT (ALU)
Rangkaian logika Kombinasional
Dasar-dasar Rangkaian Logika Digital
Aplikasi Decoder Encoder Multiflextor Demultiflextor Half & Full Adder
CPU ARITHMATIC.
ARITMATIKA DAN UNIT PENGOLAHAN DASAR
GERBANG LOGIKA A.Tabel Kebenaran
ALU (2) Multiplication & Division a ) shifting register method b ) booth’s Representation b ) Parallel array Multiplication c ) parallel Array Divider.
Transfer Register dan Mikrooperasi
Aritmatika digital.
UNIT ARITMATIKA.
SIRKUIT ARITMATIKA.
Oleh : SHOFFIN NAHWA UTAMA, M.T
Pembanding (Comparator)
COMPUTER ARITHMETIC.
PENGANTAR TEKNOLOGI INFORMASI
PROCESSING DEVICE CPU (Central Processing Unit); memproses arahan, melaksanakan pengiraan dan menguruskan laluan informasi menerusi system komputer. ALU.
ARITHMATIC LOGICAL UNIT (ALU)
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST., M.ENG
Oleh : Devie Rosa Anamisa
Aritmatika Digital Penjumlah Paro (Half Adder)
Dasar Komputer & Pemrograman 1 A
Teknologi Informasi/Politeknik Negeri Padang
Mata Kuliah Teknik Digital
Fungsi-fungsi IC Digital: Kombinasi
BAB II METODOLOGI PENGEMBANGAN SIA
Andang, Elektronika Komputer Digital
Perancangan rangkaian logika:
KONSEP DASAR SISTEM KOMPUTER
COMPUTER ARITHMETIC.
Copyright © Wondershare Software -m.erdda habiby.SST Central Processing Unit.
OPERASI Arithmatika dan logika
Rangkaian Kombinasional
MATAKULIAH SISTEM DIGITAL PERTEMUAN V RANGKAIAN ARITMATIK
MSI = Medium Scale Integration
GERBANG LOGIKA Jurusan Pendidikan Teknik Elektronika
SISTEM KOMPUTER ARITHMATIC LOGICAL UNIT (ALU) ARITHMATIC LOGIC UNIT 1. ARITHMATIC LOGIC YANG MENCAKUP : Adder (Penambahan) Subtracter (Pengurangan)
Transcript presentasi:

ARITHMATIC LOGICAL UNIT (ALU) PERTEMUAN MINGGU KE-9 ARITHMATIC LOGICAL UNIT (ALU)

ARITHMATIC LOGIC UNIT 1. FIXED POINT ARITHMATIC YANG MENCAKUP : Adder (Penambahan) terdiri dari HALF adder dan FULL adder Subtracter (Pengurangan) terdiri dari HALF subtractor dan FULL subtractor Multiplication (Perkalian) Division (Pembagian) 2. FLOATING POINT ARITHMATIC

HALF ADDER SIMBOL LOGIKA A  Input H A Output B CO

Rangkaian Logika Half Adder:

TABEL KEBENARAN HALF ADDER INPUT OUPUT A B Co 1 

FULL ADDER Simbol Logika Cin  INPUT FA OUTPUT A Co B

RANGKAIAN LOGIKA FULL ADDER

TABEL KEBENARAN FULL ADDER INPUT OUTPUT A B Cin CO 1 

HALF SUBTRACTER Simbol Logika A Di OUTPUT INPUT HS Bo B

Rangkaian Logika Half Subtracter

TABEL KEBENARAN HALF SUBTRACTER INPUT OUTPUT A B A’ Di Bo 1

FULL SUBTRACTER Rangkaian Logika Di A FS B Bo Bin

RANGKAIAN LOGIKA FULL ADDER

TABEL KEBENARAN FULL SUBTRACTER INPUT OUTPUT A B Bin Di Bo 1

MULTIPLICATION

DIVISION

FLOATING POINT ARITHMATIC ALU untuk floating point dapat diimplementasikan dengan menggunakan dua rangkaian aritmatika fixed point yang terpisah yaitu unit exponent dan mantissa