Presentasi sedang didownload. Silahkan tunggu

Presentasi sedang didownload. Silahkan tunggu

TEK 2524 Organisasi Komputer Flip Flop 1 Dosen: Abdillah, S.Si, MIT HP: 0852 7120 6665 Website:

Presentasi serupa


Presentasi berjudul: "TEK 2524 Organisasi Komputer Flip Flop 1 Dosen: Abdillah, S.Si, MIT HP: 0852 7120 6665 Website:"— Transcript presentasi:

1 TEK 2524 Organisasi Komputer Flip Flop 1 Dosen: Abdillah, S.Si, MIT HP: Website:

2 Apa itu Flip Flop? Flip flop merupakan salah satu elemen memori yang dapat menyimpan data biner. Flip flop adalah piranti yang memiliki dua keadaan stabil. Piranti ini akan tetap bertahan pada salah satu dari dua keadaan stabil itu sampai adanya pemicu yang membuatnya berganti keadaan.

3 Tujuan Dalam bab ini akan dipelajari bagaimana flip-flop dapat menyimpan data biner. Adapun elemen memori lain, yakni register dan counter akan dibahas dalam bab selanjutnya.

4 Penahan RS Penahan RS (Reset-Set Latch) adalah rangkaian diskrit atau terpadu dengan masukan reset R yang menahan keluaran Q = 0 dan masukan set S yang menahan keluaran Q = 1.

5 Penahan Transistor Keadaan (a) berarti seluruh rangkaian ditahan (latched) pada keadaan dengan transistor sebelah kiri terpancung (cutoff) dan transistor sebelah kanan dalam keadaan jenuh (saturated). Dalam keadaan ini titik Q bertegangan kurang lebih 0 V, berarti rangkaian sedang menyimpan biner 0. Sebaliknya, keadaan (b) berarti rangkaian sedang menyimpan biner 1, sebab Q = 1. Jadi keluaran Q dapat merupakan keluaran rendah atau tinggi.

6 Masukan Kendali Untuk mengendalikan bit yang tersimpan di dalam penahan, kita dapat menambahkan masukan S = +5 V. Ini akan menyebabkan transistor sebelah kiri menjadi jenuh dan Q = 1. Sekali keadaan ini terpasang (set), keluaran rangkaian akan tetap bertahan pada 1 meskipun masukan S telah kembali ke 0 V. Keadaan sebaliknya akan berlaku jika S = 0 V dan masukan R = +5 V.

7 Tabel Kebenaran Tabel ini menyajikan rangkuman operasi dari penahan transistor. R S Q Komentar NC Tidak berubah 1 Set 0 Reset * Pacu (Race)

8 Keadaan Pacu Dalam keadaan pacu (race condition), masukan-masukan kendali dalam keadaan tinggi, hal ini mengakibatkan kedua transistor menjadi jenuh. Jika masukan R dan S kembali ke keadaan rendah, kedua transistor akan berusaha meninggalkan keadaan jenuh. Di sini terjadi adu cepat (perlombaan) antara dua transistor untuk meninggalkan daerah kejenuhan. Transistor yang memiliki waktu tunda kejenuhan lebih singkat akan memenangkan lomba tersebut dan menahan rangkaian. Bila yang lebih cepat adalah transistor sebelah kiri, maka keluaran Q = 0. Bila sebaliknya, maka Q = 1. Kedua transistor memiliki peluang yang sama sebagai yang lebih cepat sehingga keluaran Q tidak dapat diramalkan. Itu sebabnya mengapa keadaan pacu harus dihindarkan.

9 Penahan NOR Dalam sebuah rangkaian terpadu, kita dapat membangun penahan RS dengan gerbang NOR dan NAND. Gambar di sebelah kiri adalah rangkaian penahan dengan menggunakan gerbang NOR dan yang di sebelah kanan adalah ekivalensi De Morgan dari rangkaian tersebut. (Lihat Bab 3 Elektronika Komputer Digital, A.P. Malvino).

10 Tabel Kebenaran R dan S yang tinggi akan menimbulkan keadaan pacu. Karena itu R dan S yang tinggi harus dihindari dalam menggunakan penahan NOR. R S Q Komentar NC Tidak berubah 1 Set 0 Reset * Pacu (Race)

11 Diagram Pewaktuan NOR Diagram pewaktuan (timing diagram) memberi gambaran bagaimana sinyal-sinyal masukan berinteraksi untuk menghasilkan sinyal keluaran.

12 Penahan NAND Gambar di sebelah kiri adalah rangkaian penahan dengan menggunakan gerbang NAND dan yang di sebelah kanan adalah ekivalensi De Morgan dari rangkaian tersebut.

13 Tabel Kebenaran Dalam keadaan normal, R dan S harus tinggi untuk menghindari keadaan pacu. Selama beroperasi, hanya satu di antara masukan yang diperbolehkan menjadi rendah. R S Q Komentar * Pacu (Race) 1 Set 0 Reset NC Tidak berubah

14 Diagram Pewaktuan NAND Keluaran Q menjadi tinggi ketika R menjadi rendah, dan Q kembali kepada rendah pada saat S menjadi rendah.

15 Peredam Pelentingan Saklar Penahan RS sering digunakan sebagai peredam pelentingan saklar (switch debouncer). Bila posisi saklar dilontarkan dari keadaan terbuka menjadi tertutup, maka bagian-bagian kontak dari saklar akan terpelanting kemudian selama beberapa miliar detik saklar beralih antara keadaan putus-sambung sebelum akhirnya menempati posisi tertutup secara mentap. Suatu cara untuk menghilangkan efek kontak mendadak (contact bounce) tersebut adalah dengan menggunakan penahan RS dalam sambungan langsung dengan saklar.

16 Peredam Pelentingan Saklar

17 Pendetakan Tingkat Logika Komputer menggunakan ribuan flip-flop. Untuk mengkoordinasi akivitas seluruh sistem, sinyal gelombang persegi yang disebut clock dikirim ke setiap flip-flop. Sinyal ini mencegah flip-flop tersebut dari perubahan yang terjadi sebelum tibanya waktu yang tepat.

18 Pendetakan Tingkat Logika

19 Tugas Terstruktur 2 Bentuk gelombang pada gambar di atas dipakai untuk menggerakkan sebuah penahan RS yang dilengkapi pendetak. Apabila Q berkeadaan rendah sebelum waktu A: a. Pada titik manakah Q menjadi 1? b. Kapan Q direset ke 0?


Download ppt "TEK 2524 Organisasi Komputer Flip Flop 1 Dosen: Abdillah, S.Si, MIT HP: 0852 7120 6665 Website:"

Presentasi serupa


Iklan oleh Google