Presentasi sedang didownload. Silahkan tunggu

Presentasi sedang didownload. Silahkan tunggu

Bab 9 REGISTER GESER Nama : Narsi Tamamilang NPM : 065110373.

Presentasi serupa


Presentasi berjudul: "Bab 9 REGISTER GESER Nama : Narsi Tamamilang NPM : 065110373."— Transcript presentasi:

1 Bab 9 REGISTER GESER Nama : Narsi Tamamilang NPM :

2 9-1 PENDAHULUAN Register Geser (shift register) merupakan salah satu piranti fungsional yang paling banyak digunakan didalam sistem digital. Register Geser dikelompokan sebagai urutan rangkaian logika, dan oleh karena itu register geser disusun dari flip flop. Register geser digunakan sebagi memori sementara dan untuk penggeseran data kekiri atau kekanan, register geser juga digunakan untuk mengubah data seri ke paralel atau data paralel ke seri.

3 Disamping penggeseran karakteristik, kalkulator tersebut juga menunjukan suatu karakteristik memori (memory characteristic). Kunci kalkulator ( misalnya kunci 2) tersebut ditekan dan di lepaskan, tetapi angka tersebut masih terlihat pada peraga. Register “mengingat” kunci mana yang ditekan. Karakteristik memori sementara ini adalah sangat penting dalam rangkain digital.

4 Suatu metode pengidentifikasikan register geser adalah bagaimana data dimuat dan dibaca dari unit penyimpanan. Masing-masing piranti penyimpanan yang ditunjukan dalam Gambar 9-1 adalah register yang lebarnya 8 bit. Register dalam Gambar 9-1 diklasifikasikan sebagai berikut : 1. Masukan dan keluaran seri (Gambar 9-1a) 2. Masukan seri, keluaran paralel (Gambar 9-1b) 3. Masukan seri, keluaran paralel (Gambar 9-1c) 4. Masuka dan keluaran paralel (Gambar 9-1d)

5 9-2 REGISTER GESER BEBAN-SERI Suatu register geser 4-bit sederhana, diilustrasikan pada gambar 9-2. Perhatikan penggunaan empat flip-flop D. Bit data (0 dan 1) dimasukan ke dalam masukan D dari FF1. Masukan ini diberi label dengan masukan data-seri.

6

7

8 Seperti halnya dengan rangkaian logika yang lain, diagram waktu (bentuk gelombang) akan membantu pemahaman operasinya. Gambar 9-3 mengilustrasikan operasi dari register geser ke-kanan- beban-seri-4-bit. Tiga masukan (data seri, clear, dan detak) pada register tersebut akan ditunjukan di sebelah atas.

9

10 9-3 REGISTER GESER BEBAN-PARALEL Kelemahan register geser beban-seri adalah bahwa untuk membebani register tersebut diperlukan banyak pulsa detak. Suatu register geser beban- paralel membebani semua bit informasi dengan segera. Salah satu register geser beban-paralel 4-bit yang sederhana digambarkan pada Gambar 9-5.

11

12 Marilah kita perhatikan pulsa detak 3 pada Gambar 9-6. sebelum pulsa 3, keluaran adalah Pada ujung ekor pulsa 3 tersebut, terjadi pergeseran ke kanan. Logika 1 pada Q dari FF4 dalam keadaan normal akan hilang, tetapi karena adanya garis resirkulasi maka logika 1 digeser kembali ke Q dari FF1.

13

14 9-4 REGISTER GESER UNIVERSAL Pabrik rangkaian terpadu memasarkan banyak register geser. Salah satu yang kita pilih untuk diskripsi adalah register geser universal. Simbol logika blok untuk register geser universal yaitu 4 –bit komersial. Register ini memiliki 10 masukan dan 4 keluaran.

15

16

17 Marilah kita amati mode reset (clear) register geser dari 9-8. Bila masuka CLR berlevel RENDAH, maka masukan ini mengesampingkan semua masukan lain (semua masukan lain pada tabel ini adalah X), dan mengklerkan keluaran menjadi 0000 (yang ditunjukan pada tabel sebagai LLLL).

18 9-5 PENYANGGA TIGA-KONDISI DAN PENGUNCI [LATCHES] Perhatikan sistem digital sederhana yang terlihat pada Gambar 9-11a, jika angka 7 ditekan pada papan ketik, angka desimal 7 muncul dilayar. Akan tetapi jika dilepas, maka angka 7 akan lenyap dari layar.

19

20 Pengunci sederhana yang dibuat dalam bentuk IC dijelaskan secara detail di Gambar IC adalah IC pengunci nyata 4-bit TTL Diagram logika untuk pengunci 7475 diperlihatkan pada Gambar 9- 12a dengan tabel kebenaran yang dirinci pada Gambar 9-12b. IC 7475 memiliki empat masukan data yang menerima data paralel.

21

22 Penyangga tiga-kondisi terlihat dalam bentuk blok pada Gambar 9-13 dapat diterapkan dengan menggunakan IC penyangga tiga-kondisi segi empat TTL simbol logika untuk penyangga noninverting (tidak membalik) terlihat pada Gambar 9- 14b, dan tabel kebenaran terlihat pada Gambar 9-14c.

23

24 9-6 Transmisi data Digital Transmisi data digital adalah proses mengirimkan informasi dari satu bagian sistem ke bagian lainnya. Kadang kadang jarak lokasinya dekat, dan kadang jaraknya beberapa mil. Transmisi data paralel maupun seri dapat digunakan, tetapi transmisi data seri lebih bermanfaat ketika mengirimkan informasi berjarak jauh.

25

26 Perlu diperhatikan bahwa piranti 1 dan 2 dalam sistem transmisi paralel pada Gambar 9-16a memerlukan beberapa register jenis masukan dan keluaran paralel. Piranti ke 2 pada Gambar 9-16b memerlukan unit penyimpanan masukan dan keluaran paralel untuk menyusun data kembali ke format paralel.

27


Download ppt "Bab 9 REGISTER GESER Nama : Narsi Tamamilang NPM : 065110373."

Presentasi serupa


Iklan oleh Google