Pertemuan 17-18 Analisis dan Desain sistem pengaturan Matakuliah : H0134 / Sistem Pengaturan Dasar Tahun : 2005 Versi : <<versi/revisi>> Pertemuan 17-18 Analisis dan Desain sistem pengaturan

Learning Outcomes Pada akhir pertemuan ini, diharapkan mahasiswa akan mampu : mengembangkan sistem pengendalian berdasarkan model matematik sistem dan dapat menjelaskan proses analisis dalam domain frekuensi

Outline Materi Pemahaman masalah desain Rise Time, Time constant, settling time konsep akar dominan dan penghapusan nilai (pole-zero cancellation) Pemahaman mengapa diperlukan domain frekuensi Pemahaman amplitudo dan fasa Pemahaman input dan output dalam domain frekuensi Pemahaman domain s (domain Laplace) dikaitkan dengan domain waktu

Pemahaman masalah desain Sewaktu sistem pengaturan perlu didesain, proses untuk pengaturannya secara umum mempunyai Transfer function yang dihitung dengan cara analisis ataupun testing. Pada sistem biasanya sudah ada existing elemen seperti transduser atau sensor lainnya, yg karakteristik dinamiknya tidak dapat diubah. Di dalam setiap loop pada sistem, suatu bentuk penguatan yang besarnya penguatan (gain) harus ditentukan / dihitung oleh desainernya Pada langkah pertama dari proses desain, adalah menginvestigasi kinerja dasar dari basic feedback loop

Menghitung nilai penguatan K yang sesuai. Jka nilai K yg tepat dapat diperoleh dan dapat menghasilkan karakteristik dinamik yang dapat diterima (acceptable) yg didasarkan oleh stabilitasnya dan juga akurasi nya. Kondisi seperti itu, yg corrective actionnya, berbanding lurus dengan sinyal error disebut  proportional control action Jika persyaratan kinerja yg diinginkan tidak dapat dipenuhi dengan cara tsb di atas, maka perlu dilakukan penambahan komponen untuk dapat memodifikasi perilaku loop sistem sedemikian sehingga tanggapan sistem yang dimodifikasi menjadi acceptable.

Rise Time, Time constant, settling time Rise time merupakan waktu untuk mencapai 90% dari nilai steady state output. Time constant adalah waktu untuk mencapai 0.632 dari nilai steady state output Settling Time adalah waktu pencapaian +/- 2% dari nilai steady state output

konsep akar dominan dan penghapusan nilai (pole-zero cancellation) Response sistem tergantung pada pole atau akar karakteristik sistem. Letak akar yang makin dekat dengan sumbu imajiner akan mendominasi response sistem  pole dominant. Makin dekat ke sumbu tegak makin dominan pole tersebut

Alternatif lain untuk kompensasi adalah dengan penyisipan dengan pole zero cancellation Cancellation tidak dapat exact persis sama, tetapi koefisien dari akar penyebab trouble dapat dikurangi banyak sekali. Feedforward compensation juga dapat didekati pada suatu titik yg gangguan (disturbance) diketahui. Jika disturbances nya dapat dimonitor, dan model matematis dari proses tersedia, maka sinyal dapat di catu kan ke kontroler dan di forward kan ke plant Dengan cara ini maka plant atau proses yang dikendalikan efek gangguan dapat diminimisasi atau dihilangkan.

Pemahaman mengapa diperlukan domain frekuensi Sistem dengan forcing function step atau impulse akan menampilkan transient Dengan input fungsi sinusoida maka output maka nilai steady statenya juga merupakan fungsi sinus Biasanya akan berbeda amplituda maupun sudut fasanya Frekuensi akan sama dengan frekuensi inputnya. Analisis Frekuensi atau harmonik response mengabaikan bagian transient dari rsponsenya dan hanya mempertimbangkan bagaimana amplitude dan pergeseran fasa dari steady state output relatif terhadap inputnya.

Pemahaman amplitudo dan fasa Output dengan amplitude dan pergeseran fasa sering dinyatakan dalam magnitude dan sudut fasa Magnitude dan sudut fasa yang bervariasi terhadap frekuensi dari input sinyal sinusoida.

Pemahaman input dan output dalam domain frekuensi Sinyal input sinusoida dengan berbagai frekuensi mempunyai relevansi yang cukup terhadap nilai praktis misalnya sistem yg menerima pergerakan getaran mekanik Pada contoh sistem yg mendapat sinyal listrik arus bolak balik. Dengan Fourier decomposition, maka setiap sembarang sinyal periodik dapat diuraikan dalam deret gelombang sinus dan cosinus

Pemahaman domain s (domain Laplace) dikaitkan dengan domain waktu Transformasi laplace digunakan sebagai alat bantu analisis Inverse Laplace akan mengembalikan perhitungan dari domain Laplace ke domain waktu Akar persamaan karakteristik dalam domain Laplace akan merupakan komponen fungsi bobot maupun response transient sistem

Sistem orde 1 yang mendapat input fungsi step, akan mempunyai karakteristik : time constant Over-damped Un-damped Critically damped

Sistem orde 2 akan mempunyai karakteristik yang ditentukan dari : frekuensi alamiah dan damping ratio Untuk sistem orde tinggi response sistem dideskripsikan dengan karakteristik sebagai berikut yang dihubungkan dengan input fungsi step yaitu: Rise time Settling time Maximum overshoot Jumlah osilasi Magnitude dari steady state error

Analisis kestabilan dalam domain Waktu Sistem stabil jika seluruh akar persamaan karakteristik terdapat disebelah kiri sumbu imajiner Sistem tidak stabil jika ada satu atau lebih akar persamaan karakteristik yg terletak di sebelah kanan sumbu imajiner. Sistem stabil jika Bounded Input menghasilkan Bounded output Sistem stabil jika impulse response sistem menuju ke nilai nol untuk waktu menuju ~.

Pertimbangan domain frekuensi dan analisis kestabilannya Frekuensi response dari sistem yang sangat berosilasi mempunyai karakteristik yang dapat diperkirakan secara umum Jika frekuensi dinaikkan dan melewati daerah resonansi sistem, maka akan terlihat pada response sistem bahwa amplitudonya akan meningkat secara drastis. Demikian juga terjadi peningkatan sudut fasa (Phase lag) Makin tinggi amplitude yang terjadi akan menuju ke tidak stabilan sistem dan pada saat resonansi amplitude menuju ke nilai tak berhingga secara teoritis. Pada saat amplitude mendekati nilai tak berhingga akan dijumpai frekuensi yang ditemukan oleh Routh Hurwitz dan saat itulah dikenal sebagai daerah marginal stability

Penutup Pada saat desain sistem pengaturan beberapa hal yang perlu di amati adalah: Lakukan kompensasi jika output sistem tak dapat memenuhi apa yang diinginkan ( acceptable value) Lakukan modifikasi dengan mula-mula proportional controller Lakukan modifikasi dengan penambahan komponen jika proprotional controller tak dapat memenuhi persyatan yang diminta.