Rangkaian MOSFET DC.

Slides:



Advertisements
Presentasi serupa
Hukum-Hukum Rangkaian
Advertisements

Elektronika Daya Rahmat A. Al hasibi
Nama : Widiya Oktaviani Npm :
HUKUM-HUKUM RANGKAIAN
ELEKTRONIKA ANALOG Bab 2 BIAS DC FET Pertemuan 5 – Pertemuan 7
DC-DC Converter The Buck Converter.
RANGKAIAN DC YUSRON SUGIARTO.
Rangkaian Dasar Transistor
Bipolar Junction Transistor (BJT)
ELEKTRONIKA Bab 8. Model AC
Rangkaian dengan Opamp
Rangkaian dengan Opamp
Penguat Operasional Ideal dan Riil
Model Dioda Bias Maju.
Dioda Ideal.
Pemberian bias pada rangkaian BJT
Tutorial #1. Hukum Kirchhoff simpul super 1A 55 10  55 Penerapan Hukum Kirchhoff Tentukan tegangan dan arus di resistor.
Operasi dan Pemodelan Sinyal Kecil
Bipolar Junction Transistor (BJT)
Pemberian Bias Penguat BJT
Rangkaian RC tanpa sumber
Analisis Langsung Penguat Sinyal Kecil pada Rangkaian
Pemberian Bias MOSFET.
Rangkaian Penguat MOS Diskrit
Rangkaian Penguat BJT Diskrit
Analisis Penguat Sinyal Kecil
Rangkaian Listrik Arus Searah
Karakteristik Arus Tegangan
Penggunaan MOSFET dalam Perancangan Penguat
FET BIASING Analisis dc penentuan titik kerja (Q)
Prategangan Transistor
ANALISIS AC FET FET sebagai PENGUAT
Rangkaian Logika Digital CMOS
1 Pertemuan 2 Karakteristik Kelistrikan Gerbang MOSFET Matakuliah: H0362/Very Large Scale Integrated Circuits Tahun: 2005 Versi: versi/01.
Rangkaian Logika Digital CMOS
ORGANISASI DAN ARSITEKTUR KOMPUTER
FIELD EFFECT TRANSISTOR (FET)
Pengantar Rangkaian Transistor
Bab 9 Respons Frekuensi.
Pertemuan 22 PRATEGANGAN PADA FET
Bab 8 Field Effect Transistor (FET)
MOSFET (Metal Oxide Semiconductor FET)
MOSFET Struktur dan operasi fisik dari MOSFET jenis ‘enhancement’
MATA KULIAH ELEKTRONIKA 2
SEKOLAH TINGGI TEKNIK TELEMATIKA TELKOM
TRANSISTOR TK2092 Elektronika Dasar Semester Ganjil 2015/2016
Penguat Sinyal Kecil Transistor JFET
CONTOH RANGKAIAN FET Rangkaian Dasar Mixer Audio Dengan FET.
TRANSISTOR 2 TK2092 Elektronika Dasar Semester Ganjil 2014/2015
ELEKTRONIKA SEMIKONDUKTOR
Penguat-Penguat Emitor Sekutu Transistor BJT
Transistor.
FET DAN MOSFET.
TRANSISTOR EFEK MEDAN.
TRANSISTOR II.
Bab 9 Junction Field Effect Transistor (JFET) & Prategangan
SEKOLAH TINGGI TEKNIK TELEMATIKA TELKOM
CMOS Transistor Disusun oleh: Kelompok 4 Jihan Camilia ( )
FET (Field Effect Transistor) Transistor Efek Medan
ELEKTRONIKA ANALOG Bab 1 Transistor Efek Medan
Bab 10 JFET Analisis Sinyal ac Kecil
RANGKAIAN TEKNOLOGI LOGIKA.
Field Effect Transistor (FET)
Pertemuan 2 – Pertemuan 4 ELEKTRONIKA ANALOG
PERTEMUAN VI TRANSISTOR EFEK MEDAN
Transistor.
Pertemuan VI Pra Tegangan Transistor BJT
FET DAN MOSFET Bayu Prihatmoko / PPG PRAJABATAN 2017.
P ENERAPAN R ANGKAIAN ELEKTRONIKA TATAP 4 JAM PELAJARAN Kompetensi Dasar : 3.1. Menerapkan FET/MOSFET sebagai penguat dan piranti saklar.
Transistor cut-off & saturasi
Transcript presentasi:

Rangkaian MOSFET DC

Contoh 5.3 Tentukan RD dan RS agar ID 0,4mA dan VD 0,5V. Transistor memiliki Vt 0,7V, unCox 100uA/V2, L 1um, W 32um dan l dapat diabaikan

Contoh 5.3 Dari ID 0,4mA dan VD 0,5V FET saturasi karena VDS > VGS-Vt

Contoh 5.3 Dari ID 0,4mA dan VS -1,2V

Contoh 5.4 Turunkan hubungan i-v rangkaian berikut Transistor saturasi karena VD=VG

Latihan 5.9 Tentukan R sehingga VD 0,8V. MOSFET memiliki Vtn 0,5V, unCox=0,4mA/V2, W/L=0,72um/0.18um, dan l=0 Pada MOSFET Pada resistor

Latihan 5.10 Gunakan hasil latihan 5.9, tentukan R2 sehingga Q2 pada batas saturasi Tegangan batas saturasi Arus pada Q1 dan Q2 karena tegangan VGS dama dan l=0.

Contoh 5.5 Tentukan RD bila kn’W/L 1mA/V2 dan Vtn 1V. Berapakan resistansi efektif antar drain dan source Transistor pada mode trioda karena Tegangan VGS = 5V sehingga arus Resistansi drain-source

Contoh 5.6 Tentukan arus dan tegangan rangkaian bila kn’W/L 1mA/V2 dan Vtn 1V, abaikan l.

Contoh 5.6 Ikuti no 1-6 Tegangan VGS Asumsi saturasi, arus Untuk tidak mungkin karena cut-off 1 2 3 4 5 6

Contoh 5.6 Untuk VDS > VGS-Vt asumsi benar

Contoh 5.7 Rancang agar transistor saturasi dengan arus 0,5mA dan VD 3V bila kp’W/L 1mA/V2 dan Vtn 1V, l dapat abaikan.

Contoh 5.7 Saturasi Dari nilai DC pilih Untuk nilai RD

Contoh 5.7 Batas saturasi atau Batas resistansi RD 4V 0,5mA

Contoh 5.8 NMOS dan PMOS berikut matched dengan kn’W/L=kp’W/L 1mA/V2 dan Vtn=-Vtp=1V. Anggap l=0, carilah arus drain iDN dan iDP dan tegangan vO untuk vI 0. +2.5, dan -2,5V

Contoh 5.8 Saat vI = 0V dengan transistor matched iDN = iDP sehingga vO = 0V

Contoh 5.8 Saat vI = +2,5V dengan transistor PMOS cut-off Transistor NMOS akan selalu mendapat VD negatif. Jadi vO=-2,45V (vO2 tidak memenuhi anggapan trioda)

Contoh 5.8 Saat vI = -2,5V dengan transistor NMOS cut-off Transistor PMOS akan selalu mendapat VD positif. Cara sama dengan sebelumnya dengan polatritas terbalik