Integer Arithmatic Pembagian

Slides:



Advertisements
Presentasi serupa
ARITMETIKA KOMPUTER I. Pendahuluan
Advertisements

ARCHITECTURE COMPUTER
WISNU HENDRO MARTONO,M.Sc
© 2009 Fakultas Teknologi Informasi Universitas Budi Luhur Jl. Ciledug Raya Petukangan Utara Jakarta Selatan Website:
FUNGSI ARITMATIKA BINER
SISTEM BILANGAN, OPERASI ARITMATIKA DAN PENGKODEAN
KD 4.1. SUKU BANYAK (POLYNOMS)
Matematika Biner dan Logika Biner
Organisasi dan Arsitektur Komputer
KONVERSI SISTEM BILANGAN
PERKALIAN Operasi Aritmatika.
STRUKTUR DATA Pengantar Komputer A Minggu ke
FAKULTAS ILMU KOMPUTER UNIVERSITAS PUTRA INDONESIA”YPTK” PADANG
4/20/2015 9:54 AM ORGANISASI KOMPUTER by TIM DOSEN STT PLN 1.
Chayadi Oktomy Noto Susanto, S.T, M.Eng. 2 Learning Outcomes Pada akhir pertemuan ini, diharapkan mahasiswa akan mampu : Melakukan proses konversi untuk.
1 Kuliah Rangkain Digital Kuliah 3 : Sistem Bilangan Teknik Komputer Universitas Gunadarma.
Modul Matematika Diskrit
Bilangan yang tidak memiliki pecahan desimal
Organisasi dan Arsitektur Komputer
Pertemuan 2 Sistem Bilangan
KONVERSI SISTEM BILANGAN
CPU ARITHMATIC.
Konversi Bilangan Mulyono.
1 Pertemuan 2 Sistem Bilangan Matakuliah: T0483 / Bahasa Rakitan Tahun: 2005 Versi: versi 1.0 / revisi 1.0.
ARCHITECTURE COMPUTER
Operasi dalam sistem bilangan
SISTEM BILANGAN.
OPERASI PERKALIAN.
Flag Register.
Mode Pengalamatan.
Sistem Bilangan dan Kode
Arsitektur Komputer Genap 2004/2005
OPERASI ARITMATIKA Arsitektur Komputer.
Arithmatika Komputer Pertemuan – 2 Oleh : Tim Pengajar.
ORGANISASI dan ARSITEKTUR KOMPUTER
Representasi Bilangan
Aritmetik Digital #11 Teknik Digital (IF) 2015.
PERTEMUAN MINGGU KE-4 REPRESENTASI DATA.
PERTEMUAN MINGGU KE-3 REPRESENTASI DATA.
Aritmetik Digital.
CPU ARITHMATIC.
KONVERSI SISTEM BILANGAN
ALU (2) Multiplication & Division a ) shifting register method b ) booth’s Representation b ) Parallel array Multiplication c ) parallel Array Divider.
ORGANISASI KOMPUTER MATA KULIAH: ARITMATIKA PERTEMUAN 11
KONVERSI SISTEM BILANGAN
SUPLEMEN MASA DEPAN KULIAH ORGANISASI DAN ARSITEKTUR KOMPUTER
Materi Kuliah ke-2 SISTEM BILANGAN
PERTEMUAN MINGGU KE-3 REPRESENTASI DATA.
STRUKTUR DATA Pengantar Komputer A Minggu ke
COMPUTER ARITHMETIC.
BASIS BILANGAN MATERI KE-7 DOSEN : SEPTI ANDRYANA, S.KOM, MMSI
WISNU HENDRO MARTONO,M.Sc
Representasi Data: Operasi Aritmatika
Anyquestions?.
WISNU HENDRO MARTONO,M.Sc
COMPUTER ARITHMETIC.
STRUKTUR DATA Pengantar Komputer A Minggu ke
Operator C++ Pertemuan 3.
STRUKTUR DATA Peng.Komputer TI- A Minggu ke
Sistem-Sistem Bilangan
Sistem-Sistem Bilangan
BILANGAN KOMPLEMEN Temu 9.
PERTEMUAN MINGGU KE-3 REPRESENTASI DATA.
PENJUMLAHAN DAN PENGURANGAN BILANGAN BULAT
Andang, Elektronika Komputer Digital
OPERASI Arithmatika dan logika
KONVERSI SISTEM BILANGAN
SISTEM BILANGAN.
PENJUMLAHAN DAN PENGURANGAN BILANGAN BULAT
Transcript presentasi:

Integer Arithmatic Pembagian Dasar dari algoritma pembagian adalah perhitungan di atas kertas, dan prosesnya meliputi pengulangan shift, penambahan dan pengurangan

Divisor Quotient Devident Partial Remainder Remainder

Proses dilanjutkan sampai semua bit-bit devident habis digunakan. Pembagian Unsign Binari Integer Proses : Bit-bit dari devident diteliti dari kiri ke kanan sampai ditemukan satu set bit yang berharga lebih besar atau sama dengan divisornya (divisor dapat membagi devident). Sampai dengan event ini terjadi 1 dituliskan pada quotient dan divident dikurangi dengan divisor. Hasilnya disebut partial remainder. Kemudian bit-bit tambahan dari devident digabungkan dengan partial remainder sampai lebih besar atau sama dengan divisor. Dan seperti sebelumnya divisor dikurangkan dari bilangan ini untuk menghasilkan partial remainder yang baru. Proses dilanjutkan sampai semua bit-bit devident habis digunakan.

Flowchart Pembagian Sign Binary Integer

Keterangan : Divisor disimpan dalam register M, dan divident dalam register Q. Pada setiap step register A dan Q bersama-sama digeser ke kiri satu bit. Register A dikurangi register M untuk menentukan apakah A dapat membagi partial remainder. Jika dapat (A >= 0) Q0 mendapatkan nilai 1. Jika tidak Q0 mendapatkan nilai 0 dan register M harus ditambahkan kembali ke register A untuk mendapatkan nilai sebelumnya. Counter dikurangi 1 dan proses dilanjutkan untuk n step.

Akhirnya qoutient berada pada register Q dan remainder berada pada register A. Proses ini juga dapat diterapkan pada bilangan negatif 2’s complement. Algoritma di atas dapat diringkas sebagai berikut : Load divisor ke register M dan divident ke register A,Q. divident harus dinyatakan berupa 2n bit 2’s complement. Contoh : 4 bit 0111 menjadi 0000 0111 1001 menjadi 1111 1001 Geser A,Q ke kiri 1 bit. Jika M,A mempunyai tanda yang sama, lakukan A←A-M, jika tidak sama A←A+M.

Operasi di atas berhasil jika tanda dari A sama sebelum dan sesudah operasi. Jika pembagian berhasil atau A = 0, maka Q0 ← 1. Jikas pembagian tidak berhasil atau A ≠ 0, maka Q0 ← 0 dan restore harga A sebelumnya. Ulangi langkah 2 sampai 4 selama masih ada bit-bit di Q. Sisa dari pembagian disimpan di register A. Jika tanda dari divisor dan divident sama maka quotient berada di Q, jika tidak sama maka quotient adalah 2’s comlement dari Q.

Contoh : Pada pembagian (-7) : 3 dan 3 : (-7) menghasilkan remainder yang berbeda. Hal ini karena remainder didefinisikan sebagai berikut : D = Q * M + R Keterangan : D = Divident Q = Quotient M = Divisor R = Remainder

Contoh : 7 : 3 M = 0011 A Q Proses 0000 0111 Initial 0000 1110 Shift 1101 1110 Subtract 0000 1110 Restore 0001 1100 Shift 1110 1100 Subtract 0001 1100 Restore 0011 1000 Shift 0000 1000 Subtract 0000 1001 Set Q0 = 1 0001 0010 Shift 1110 0010 Subtract 0001 0010 Restore Hasil pembagian disimpan di register Q dan sisanya di register A

Contoh : 7 : (-3) M = 1101 A Q Proses 0000 0111 Initial 0000 1110 Shift 1101 1110 Add 0000 1110 Restore 0001 1100 Shift 1110 1100 Add 0001 1100 Restore 0011 1000 Shift 0000 1000 Add 0000 1001 Set Q0 = 1 0001 0010 Shift 1110 0010 Add 0001 0010 Restore Karena tanda Q dan M awalnya tidak sama maka hasil bagi adalah 2’s compl dari Q, dan sisanya di A