Presentasi sedang didownload. Silahkan tunggu

Presentasi sedang didownload. Silahkan tunggu

IX.RANGKAIAN LOGIKA KOMBINASIONAL A.PENDAHULUAN -Suatu rangkaian diklasifikasikan sebagai kombinasional jika memiliki sifat yaitu keluarannya ditentukan.

Presentasi serupa


Presentasi berjudul: "IX.RANGKAIAN LOGIKA KOMBINASIONAL A.PENDAHULUAN -Suatu rangkaian diklasifikasikan sebagai kombinasional jika memiliki sifat yaitu keluarannya ditentukan."— Transcript presentasi:

1 IX.RANGKAIAN LOGIKA KOMBINASIONAL A.PENDAHULUAN -Suatu rangkaian diklasifikasikan sebagai kombinasional jika memiliki sifat yaitu keluarannya ditentukan hanya oleh masukkan eksternal saja. -Suatu rangkaian diklasifikasikan sequential jika ia memiliki sifat keluarannya ditentukan oleh tidak hanya masukkan eksternal tetapi juga oleh kondisi sebelumnya.

2 Lanjutan……. Rangkaian Logika KombinasionalSequential Sinkron/Clock modeAsinkron FundamentalPulse mode Gambar Rangkaian Logika

3 MODEL RANGKAIAN KOMBINASIONAL Dengan : F 1 = F 1 (I 1, I 2,…I n ; t 1 = F 1 setelah t 1 F 2 = F 2 (I 1, I 2,…I n ; t 2 = F 2 setelah t F n = F n (I 1, I 2,…I n ; t n = F n setelah t n Rangkaian Logika Kombinasional (Komponen tak ada Delay) t 1 t 2 t n I1I1 I2I2 InIn F1F1 F2F2 FnFn t1t1 t2t2

4 Lanjutan …….. F( kapital )= Sinyal steady state dengan asumsi tidak ada delay. t( kecil )= Sifat dinamis dari sinyal yang dapat berubah selama interval waktu t.

5 B.PROSEDUR PERANCANGAN a.Pokok permasalahan sudah ditentukan yaitu jumlah input yang dibutuhkan serta jumlah output yang tertentu. b.Susun kedalam tabel kebenaran (Truth Table). c.Kondisi don’t care dapat diikut sertakan apabila tidak mempengaruhi output.

6 C.DECODER Decoder adalah rangkaian kombinasi yang akan memilih salah satu keluaran sesuai dengan konfigurasi input. Decoder memiliki n input dan 2 n output. Blok Diagram Decoder. Decoder n to 2 n IOIO I1I1 InIn YOYO Y1Y1 Y (2 n-1 )

7 Lanjutan …….. Untuk Decoder 2 to 4 Decoder n to 2 n IOIO I1I1 YOYO Y1Y1 Y2Y2 Y3Y3

8 Lanjutan ……. Tabel Kebenaran I O I 1 I O I 1 Y O Y 1 Y 2 Y 3 Y O Y 1 Y 2 Y 3 O O O O O 1 O 1 1 O 1 O O O O 1 O O O O 1 O O O 1 O O O O 1 O O O 1 O O O O 1 O O O 1

9 RANGKAIAN LOGIKA I1I1 I0I0 Y0Y0 Y1Y1 Y2Y2 Y3Y3

10 Untuk merancang rangkaian kombinasional dapat digunakan Decoder dan eksternal OR gate (rangkaian kombinasi n - input dan m– output dapat diimplementasikan dengan n to 2 n line decoder dan m – OR gate). Contoh. Implementasikan suatu Full Adder dengan memakai Decoder dan 2 gerbang OR Jawab : Sum = A  B  Cin = Σ 1,2,4,7 Carry out = (A  B) Cin + AB = Σ 3,5,6,7

11 Lanjutan….. Gambar Rangkaian Logika Decoder 3 to 8 Cin A B Y1Y1 Y0Y0 Y2Y2 Y3Y3 Y4Y4 Y5Y5 Y6Y6 Y7Y7 Sum Carry out

12 CONTOH PERANCANGAN DECODER Rancang BCD to Desimal Decoder untuk mengubah BCD ke seven segment ? Catatan : Seven Segment. a d g b c f e

13 D.ENCODER Encoder adalah rangkaian kombinasi yang merupakan kebalikan dari Decoder yaitu manghasilkan output kode biner yang berkorespondensi dengan nilai input. Encoder memiliki 2 n input dan n output. Tabel kebenaran Encoder 4 to 2 Tabel kebenaran Encoder 4 to 2 INPUTOUTPUT I 0 I 1 I 2 I 3 I 0 I 1 I 2 I 3 X Y X Y I 2 + I 3 X = I 2 + I 3 I 1 + I 3 Y = I 1 + I 3

14 E.MULTIPLEXER ( MUX ) Blok Diagram Logika Mux. Mux N x n AB Input Data Output Select / address

15 PROSEDUR PERANCANGAN RANGKAIAN KOMBINASIONAL DENGAN MUX 1.Buat tabel kebenaran sesuai dengan kondisi input dan output serta nomor Mintermnya. 2.Salah satu variabel input digunakan sebagai Data dan sisanya dari variabel input sebagai address/selector. 3.Buat tabel Implementasi dan lingkari nomor Mintermnya yang sesuai dengan outputnya. 4.Jika 2 Mintermnya dalam satu kolom dilingkari, maka input Mux adalah 1 dan sebaliknya input Mux adalah berlogika 0 5.Jika nomor Mintermnya hanya dilingkari pada salah satu baris dalam kolom yang sama, maka input Mux akan berlogika sesuai dengan baris persamaan pada variabel yang diberikan.

16 Contoh ! Implementasikan F(ABC) = Σ1,3,5,6 dengan Mux (4x 1). Jawab: Tabel Kebenaran. Minterm I N P U T O U T P U T A B C A B CF

17 Lanjutan……… Catatan. Input Variabel A diambil sebagai data sedangkan B dan C sebagai address. Tabel Implementasi. I0I0I0I0 I1I1I1I1 I2I2I2I2 I3I3I3I3 A0101 A AA

18 GAMBAR RANGKAIAN LOGIKA Mux 4 X 1 I0I0 I1I1 I2I2 I3I3 B C I A F

19 F.DEMULTIPLEXER (DEMUX) Blok Diagram Logika DEMUX DEMUX 1 x (n + 1) I Input Select/address BA Y0Y0 Y1Y1 Y n

20 X.RANGKAIAN LOGIKA KOMBINASIONAL A.ADDER Manipulasi matematika seperti menjumlah,mengurang,mengali dan membagi dapat dilakukan dengan logika penjumlahan.

21 a.HALF ADDER ( HA ) Tabel kebenaran Simbol Half Adder I N P U T O U T P U T AB S (Sum) C (Carry) HA A CB S Dimana : A B C S +

22 Lanjutan……. Persamaan output Untuk Sum S = AB’ + A’B = A  B Untuk Carry C = AB 10A’ 01A BB’ 00A’ 10A BB’

23 Lanjutan …….. Rangkaian Logika A B S C

24 b.FULL ADDER Tabel Kebenaran. I N P U T O U T P U T ABCin S (Sum) Co (Carry out)

25 Lanjutan …….. Simbol Full Adder F A A B Cin S Co Cin A B Co S +

26 Persamaan Output (Metode Minterm) S = A’B’Cin + ABCin’ + AB’Cin’ + ABCin = A’ (B’Cin + BCin’) + A (B’Cin’ + BCin) = A’ (B’Cin + BCin’) + A (B’Cin’ + BCin) = A’ (B  Cin) + A (B  Cin)’ = A’ (B  Cin) + A (B  Cin)’ = A  B  Cin = A  B  Cin Co = A’BCin + AB’Cin + ABCin’ +ABCin = Cin (A’B + AB’) + AB (Cin’ + Cin) = Cin (A’B + AB’) + AB (Cin’ + Cin) = Cin (A  B) + AB = Cin (A  B) + AB

27 Gambar Rangkaian Logika Cin A B S Co

28 Lanjutan …….. Atau HA Cin A B S Co

29 B.SUBTRACTOR Untuk memahami azas – azas rangkaian pengurang (subtractor) kita ikuti aturan pengurangan biner sebagai berikut : 1.Half Subtractor (HS). A – B = D (Difference). B (Borrow) 0 – 0 = 0 0 – 1 = 1 1 – 0 = 1 1 – 1 = 0 dan Borrow 1

30 Lanjutan …… Aturan tersebut kita nyatakan dalam tabel kebenaran. I N P U T O U T P U T A B DIBO A B Bo DI +

31 Lanjutan …… Simbol Half Subtractor (HS) Persamaan output. Untuk DI = A’B + A’B = A + B Bo = A’ B HS A B Bo DI

32 RANGKAIAN LOGIKA HS DI BO A B

33 2.FULL SUBTRACTOR Tabel kebenaran I N P U T O U T P U T AB BO (i) DI BO (o) A B BO (i) BO (o) DI -

34 Lanjutan ……… Simbol Full Subtractor (FS) FS BO (i) A B DI BO (o)

35 RANGKAIAN LOGIKA FULL SUBTRACTOR DI BO (o) BO (i) A B

36 Lanjutan……. Atau HS BO (i) A B DI BO (o)

37 C.COMPARATOR Adalah suatu rangkaian kombinasi yang berfungsi sebagai pembanding 2 variabel dengan multi bit. Gambar Blok Diagram Comparator Comparator A>B A

38 CONTOH. Rancang rangkaian kombinasi sebagai Comparator untuk membandingkan A dan B yang terdiri dari 1 bit. Jawab. Tabel kebenaran. I N P U T O U T P U T A B A > B A < B A = B

39 Lanjutan …….. Persamaan Boolean F (A > B) = AB’ F (A < B) = A’B F (A = B) = (AB)’ + AB = (A + B)’

40 Lanjutan ……. Rangkaian Logika Tugas. Rancang dengan Comparator untuk membandingkan A dan B yang masing – masing variabel terdiri dari 2 bit A B A>B A


Download ppt "IX.RANGKAIAN LOGIKA KOMBINASIONAL A.PENDAHULUAN -Suatu rangkaian diklasifikasikan sebagai kombinasional jika memiliki sifat yaitu keluarannya ditentukan."

Presentasi serupa


Iklan oleh Google