Presentasi sedang didownload. Silahkan tunggu

Presentasi sedang didownload. Silahkan tunggu

RANGKAIAN LOGIKA KOMBINASIONAL Pertemuan 9 Dosen : I Made Astawa.

Presentasi serupa


Presentasi berjudul: "RANGKAIAN LOGIKA KOMBINASIONAL Pertemuan 9 Dosen : I Made Astawa."— Transcript presentasi:

1 RANGKAIAN LOGIKA KOMBINASIONAL Pertemuan 9 Dosen : I Made Astawa

2 ENCODER Encoder adalah rangkaian kombinasi yang merupakan kebalikan dari Decoder yaitu manghasilkan output kode biner yang berkorespondensi dengan nilai input. Encoder memiliki 2 n input dan n output. Tabel kebenaran Encoder 4 to 2 INPUTOUTPUT I 0 I 1 I 2 I 3 X Y I 2 + I 3 X = I 2 + I 3 I 1 + I 3 Y = I 1 + I 3

3 MULTIPLEXER ( MUX ) Blok Diagram Logika Mux. Mux N x n AB Input Data Output Select / address

4 PROSEDUR PERANCANGAN RANGKAIAN KOMBINASIONAL DENGAN MUX 1.Buat tabel kebenaran sesuai dengan kondisi input dan output serta nomor Mintermnya. 2.Salah satu variabel input digunakan sebagai Data dan sisanya dari variabel input sebagai address/selector. 3.Buat tabel Implementasi dan lingkari nomor Mintermnya yang sesuai dengan outputnya. 4.Jika 2 Mintermnya dalam satu kolom dilingkari, maka input Mux adalah 1 dan sebaliknya input Mux adalah berlogika 0 5.Jika nomor Mintermnya hanya dilingkari pada salah satu baris dalam kolom yang sama, maka input Mux akan berlogika sesuai dengan baris persamaan pada variabel yang diberikan.

5 Contoh ! Implementasikan F(ABC) = Σ1,3,5,6 dengan Mux (4 x 1). Jawab: Tabel Kebenaran. Minterm I N P U TO U T P U T A B CF

6 Catatan. Input Variabel A diambil sebagai data sedangkan B dan C sebagai address. Tabel Implementasi. I0I0 I1I1 I2I2 I3I3 A0101 A AA

7 GAMBAR RANGKAIAN LOGIKA Mux 4 X 1 I0I0 I1I1 I2I2 I3I3 B C I A F

8 2-to-1-Line Multiplexer Since 2 = 2 1, n = 1 The single selection variable S has two values: –S = 0 selects input I 0 –S = 1 selects input I 1 The equation: Y = S’I 0 + SI 1 The circuit:

9 Example: 4-to-1-line Multiplexer 2-to-2 2 -line decoder 2 2   2 AND-OR

10 Other Selection Implementations Three-state logic in place of AND-OR

11 DEMULTIPLEXER (DEMUX) Blok Diagram Logika DEMUX DEMUX 1 x (n + 1) I Input Select/address BA Y0Y0 Y1Y1 Y n

12 SUBTRACTOR Untuk memahami azas – azas rangkaian pengurang (subtractor) kita ikuti aturan pengurangan biner sebagai berikut : 1.Half Subtractor (HS). A – B = D (Difference). B (Borrow) 0 – 0 = 0 0 – 1 = 1 1 – 0 = 1 1 – 1 = 0 dan Borrow 1

13 SUBTRACTOR Aturan tersebut kita nyatakan dalam tabel kebenaran. I N P U TO U T P U T A BDIBO A B Bo DI +

14 SUBTRACTOR Simbol Half Subtractor (HS) Persamaan output. Untuk DI = A’B + A’B = A + B Bo = A’ B HS A B Bo DI

15 RANGKAIAN LOGIKA HS DI BO A B

16 FULL SUBTRACTOR Tabel kebenaran I N P U TO U T P U T ABBO (i) DIBO (o) A B BO (i) BO (o) DI -

17 FULL SUBTRACTOR Simbol Full Subtractor (FS) FS BO (i) A B DI BO (o)

18 RANGKAIAN LOGIKA FULL SUBTRACTOR DI BO (o) BO (i) A B

19 RANGKAIAN LOGIKA FULL SUBTRACTOR Atau HS BO (i) A B DI BO (o)

20 COMPARATOR Adalah suatu rangkaian kombinasi yang berfungsi sebagai pembanding 2 variabel dengan multi bit. Gambar Blok Diagram Comparator Comparator A>B A

21 CONTOH. Rancang rangkaian kombinasi sebagai Comparator untuk membandingkan A dan B yang terdiri dari 1 bit. Jawab. Tabel kebenaran. I N P U TO U T P U T A BA > BA < BA = B

22 CONTOH. Persamaan Boolean F (A > B) = AB’ F (A < B) = A’B F (A = B) = (AB)’ + AB = (A + B)’

23 CONTOH. Rangkaian Logika A B A>B A


Download ppt "RANGKAIAN LOGIKA KOMBINASIONAL Pertemuan 9 Dosen : I Made Astawa."

Presentasi serupa


Iklan oleh Google