Presentasi sedang didownload. Silahkan tunggu

Presentasi sedang didownload. Silahkan tunggu

MENJELASKAN PRINSIP REGISTER MENERAPKAN DASAR-DASAR TEKNIK DIGITAL by Sri Wahyuni, S.Pd.

Presentasi serupa


Presentasi berjudul: "MENJELASKAN PRINSIP REGISTER MENERAPKAN DASAR-DASAR TEKNIK DIGITAL by Sri Wahyuni, S.Pd."— Transcript presentasi:

1 MENJELASKAN PRINSIP REGISTER MENERAPKAN DASAR-DASAR TEKNIK DIGITAL by Sri Wahyuni, S.Pd.

2 Teknologi dan Rekayasa TUJUAN Siswa dapat: 1.Menjelaskan fungsi-fungsi register yang ada. 2.Menjelaskan fungsi clock. 3.Menjelaskan fungsi Flip-flop 4.Menjelaskan fungsi Register dan Counter.

3 CLOCK Teknologi dan Rekayasa Rangkaian clock termasuk golongan Astabil Multivibrator dengan IC 555.

4 CARA KERJA RANGKAIAN CLOCK: 1.Pada saat C diisi tegangan ambang naik melebihi + (2/3) Vcc. 2.Kapasitor C dikosongkan melalui Rb oleh karena itu tetapan waktu pengosongan dapat ditentukan dengan rumus T = Rb x C. 3.Bila Tegangan C sudah turun sedikit sebesar + (Vcc/3) maka keluaran menjadi tinggi. 4.Siklus kerjanya dirumuskan: W = (RA + Rb ).C t = Rb. C T = W + t F = 1/T Dimana : W = lebar pulsa ; T = waktu periode T = detik ; F = Hertz Teknologi dan Rekayasa

5  Operasi system digital terjadi pada pulsa clock bertransisi dari 0 ke 1 atau dari 1 ke 0.  Transisi 0-ke-1:sisi naik (rising edge); Transisi 1-ke-0: sisi jatuh (falling edge)

6 FLIP-FLOP  Rangkaian logika dengan dua output yang saling berlawanan. Teknologi dan Rekayasa  dua kondisi kerja FF: (1) Q = 0, Q’=1 : (2) Q = 1, Q’ = 0.

7 MACAM - MACAM FLIP-FLOP 1.RS FLIP-FLOP Teknologi dan Rekayasa RS-FF yang disusun dari gerbang NAND S BQQ Keterangan 0011 Terlarang 0110 Set (memasang) 1110 Stabil I 1001 Reset (melepas) 1101 Stabil II 0011 Terlarang 11 QnQn QnQn Kondisi memori (mengingat) Tabel Kebenaran:

8 2.CRS FLIP-FLOP Teknologi dan Rekayasa SRQ n +1 00QnQn terlarang Tabel kebenaran:

9 3.D FLIP-FLOP Teknologi dan Rekayasa DQn Tabel Kebenaran:

10 4.T FLIP-FLOP Teknologi dan Rekayasa TQ Tabel Kebenaran:

11 5.J-K FLIP-FLOP Teknologi dan Rekayasa JKQ n +1 Keterangan 00QnQn Mengingat 010 Reset 101 Set 11 Q n (strep) Togle Tabel Kebenaran:

12 REGISTER  Susunan register memori 4-bit dengan DFF: Teknologi dan Rekayasa

13  Register memori 4 bit yang terdiri dari 4 buah D FF.  Data input dimasukkan secara paralel pada terminal A, B, C, dan D.  Data pada input akan di transfer ke output setiap ada pulsa clock secara paralel juga. Teknologi dan Rekayasa

14 MACAM-MACAM REGISTER: 1.REGISTER SISO (Serial Input Serial Output) Teknologi dan Rekayasa Clock keWord inQ1Q2Q3Q Tabel Kebenaran (Misal masuknya 1101)

15 2.REGISTER SIPO (Serial Input Paralel Output) Teknologi dan Rekayasa Read OutClockInput Q1 Q2 Q3 Q4A B C D Tabel Kebenaran

16 3.REGISTER PIPO (Paralel Input dan Paralel Output) Teknologi dan Rekayasa Clock D1 D2 D3 D4QD QC QB QA TABEL KEBENARAN: TABEL KEBENARAN:

17 4.REGISTER PISO (Paralel Input Serial Output) Teknologi dan Rekayasa DataICPresetReset TABEL KEBENARAN

18 COUNTER Ada 2 jenis pencacah yaitu: 1.Pencacah sinkron (syncronuous counters) atau pencacah jajar. 2.Pencacah tak sinkron (asyncronuous counters) yang kadang-kadang disebut juga pencacah deret (series counters) atau pencacah kerut (rippIe counters). Teknologi dan Rekayasa

19 JENIS-JENIS PENCACAH 1.Pencacah Sinkron:  Pencacah maju sinkron yang berjalan terus (Free Running).  Pencacah maju sinkron yang dapat berhenti sendiri (Self Stopping).  Pencacah mundur sinkron.  Pencacah maju dan mundur sinkron (Up- down Counter). Teknologi dan Rekayasa

20 2.Pencacah tak sinkron terdiri dari 4 macam yaitu:  Pencacah maju tak sinkron yang berjalan terus (Free Running).  Pencacah maju tak sinkron yang dapat berhenti sendiri (Self Stopping).  Pencacah mundur tak sinkron.  Pencacah maju dan mundur tak sinkron (Up- down Counter). Teknologi dan Rekayasa

21 CONTOH PENCACAH: Teknologi dan Rekayasa Clock QA QB QC QD Clock QD QC QB QA MSB LSB Desimal Pencacah maju tak sinkron yang menggunakan 4 buah JK-FF: Diagram waktu Tabel kebenaran

22 2.Pencacah mundur tak sinkron Teknologi dan Rekayasa ClockQDQCQBQADesimal Clock QA QB QC QD Diagram waktu Tabel kebenaran

23 3.Pencacah Maju dan Mundur Sinkron:  Pencacah lingkar Teknologi dan Rekayasa Clock D C B A Tabel kebenaran Gambar Rangkaian Pencacah Lingkar

24  Pencacah Johnson Teknologi dan Rekayasa Gambar Rangkaian Pencacah Johnson ClockDCBA Tabel kebenaran

25 The End Teknologi dan Rekayasa


Download ppt "MENJELASKAN PRINSIP REGISTER MENERAPKAN DASAR-DASAR TEKNIK DIGITAL by Sri Wahyuni, S.Pd."

Presentasi serupa


Iklan oleh Google